[發(fā)明專利]防止淺溝槽隔離邊緣漏電的方法

無效

• 申請?zhí)枺?/td>: 201110407859.0
• 申請日: 2011-12-09
• 公開（公告）號: CN103165507A
• 公開（公告）日: 2013-06-19
• 發(fā)明（設(shè)計）人: 劉俊
• 申請（專利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 高月紅

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體集成電路中防止邊緣漏電的方法，特別是涉及一種防止淺溝槽隔離(STI)邊緣漏電的方法。

背景技術(shù)

在半導(dǎo)體制造過程中，淺溝槽隔離(Shallow?Trench?Isolation，STI)工藝具有隔離效果好，占用面積小等優(yōu)點。典型的STI工藝流程包括：硅襯底上的氧化硅(pad?oxide)和氮化硅淀積、STI硅槽刻蝕、氧化硅(HDP?Oxide)的填入、氧化硅的化學(xué)機(jī)械研磨(CMP)、氮化硅和氧化硅(pad?oxide)的去除。

然而，在采用了borderless孔(淺溝槽隔離邊緣，如圖1所示)的產(chǎn)品設(shè)計中，但由于某些原因(例如應(yīng)力方面的考慮等)，又不能采用硅接觸孔的刻蝕阻擋層，結(jié)果就是硅接觸孔刻蝕工藝的窗口非常的小，從而導(dǎo)致如下問題：

1)當(dāng)刻蝕不足時，會導(dǎo)致硅接觸孔不通；

2)當(dāng)刻蝕過多時，會導(dǎo)致borderless孔在淺溝槽隔離(STI)邊緣漏電。

因此，急需解決borderless的硅接觸孔刻蝕中存在的問題。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種防止淺溝槽隔離邊緣漏電的方法。該方法通過在淺溝槽隔離(STI)上部硅邊緣形成氮化硅側(cè)墻(spacer)，從而能防止在淺溝槽隔離(STI)邊緣漏電的情況，并能擴(kuò)大硅接觸孔刻蝕工藝窗口。

為解決上述技術(shù)問題，本發(fā)明的防止淺溝槽隔離邊緣漏電的方法，包括步驟：

1)在淺溝槽隔離上部硅邊緣形成氮化硅側(cè)墻；

2)當(dāng)進(jìn)行硅接觸孔刻蝕時，采用對氮化硅和硅都為高選擇比(大于10∶1)的工藝，刻蝕二氧化硅，使得在淺溝槽隔離邊緣的孔刻蝕停止在該氮化硅側(cè)墻層。

所述步驟1)可通過以下步驟實現(xiàn)：

(1)在多晶硅柵極(gate?poly?Si)上的氮化硅側(cè)墻(spacer)膜成長之前，采用各向異性的干法刻蝕，全面刻蝕二氧化硅氧化層，并使得淺溝槽隔離內(nèi)的部分二氧化硅氧化層被刻蝕掉，例如1/3；

(2)在多晶硅柵極上，成長氮化硅側(cè)墻膜：即按常規(guī)工藝流程中的多晶硅柵極氮化硅側(cè)墻膜成長步驟；

(3)干法刻蝕氮化硅側(cè)墻膜：即按常規(guī)工藝流程中的多晶硅柵極氮化硅側(cè)墻膜干法刻蝕步驟。

本發(fā)明的有益效果如下：

1)在淺溝槽隔離上部硅邊緣形成氮化硅側(cè)墻，利用氮化硅的絕緣特性，防止在淺溝槽隔離邊緣漏電的情況，擴(kuò)大硅接觸孔刻蝕工藝窗口；

2)由于增加的該氮化硅側(cè)墻只存在于淺溝槽隔離上部硅邊緣，所以不會對有源區(qū)產(chǎn)生任何影響。

附圖說明

下面結(jié)合附圖與具體實施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明：

圖1是borderless孔的硅接觸孔；

圖2是本發(fā)明的在多晶硅柵極上的氮化硅側(cè)墻膜成長之前的示意圖；

圖3是本發(fā)明的全面刻蝕二氧化硅氧化層的示意圖；

圖4是本發(fā)明的在多晶硅柵極上成長的氮化硅側(cè)墻膜的示意圖；

圖5是本發(fā)明形成的氮化硅側(cè)墻示意圖；

圖6是本發(fā)明的在硅接觸孔刻蝕時，在淺溝槽隔離邊緣的孔刻蝕停止在氮化硅側(cè)墻的示意圖；

圖7是本發(fā)明的borderless孔的硅接觸孔示意圖。

具體實施方式

本發(fā)明的防止淺溝槽隔離邊緣漏電的方法，包括步驟：

(1)在多晶硅柵極上的氮化硅側(cè)墻膜成長之前(如圖2所示)，采用各向異性的干法刻蝕，全面刻蝕二氧化硅氧化層，并使得淺溝槽隔離內(nèi)的二氧化硅氧化層被刻蝕掉一部分，例如1/3(如圖3所示)；

(2)在多晶硅柵極上，按照常規(guī)工藝流程中的多晶硅柵極氮化硅側(cè)墻膜成長步驟，成長氮化硅側(cè)墻膜(如圖4所示)；

(3)按常規(guī)工藝流程中的多晶硅柵極氮化硅側(cè)墻膜干法刻蝕步驟，刻蝕氮化硅側(cè)墻膜；

由于淺溝槽隔離上部硅邊緣到淺溝槽隔離內(nèi)的二氧化硅的所形成的高度差，在形成多晶硅柵極上的氮化硅側(cè)墻的時候，在淺溝槽隔離上部硅邊緣也會同時形成氮化硅側(cè)墻(如圖5所示)；

(4)隨后按常規(guī)工藝流程，當(dāng)進(jìn)行到硅接觸孔刻蝕時，采用對氮化硅和硅都為選擇比大于10∶1的的刻蝕工藝，刻蝕二氧化硅氧化層，使得在淺溝槽隔離邊緣的孔刻蝕停止在該氮化硅側(cè)墻(如圖6所示)。

按照上述步驟進(jìn)行操作，最終得到的borderless孔的硅接觸孔，如圖7所示。

本發(fā)明通過淺溝槽隔離上部硅邊緣形成氮化硅側(cè)墻，然后在硅接觸孔刻蝕的時候，采用對氮化硅和硅都是選擇比大于10∶1的工藝刻蝕二氧化硅，這樣就可以使得在淺溝槽隔離邊緣的孔刻蝕停止在該氮化硅側(cè)墻層。由于氮化硅具有絕緣特性，因此，可以防止在淺溝槽隔離邊緣漏電的情況，擴(kuò)大硅接觸孔刻蝕工藝窗口。另外，本發(fā)明氮化硅側(cè)墻只存在于淺溝槽隔離上部硅邊緣，因此，不會對有源區(qū)產(chǎn)生影響。