[發明專利]一種動態可重構處理器

有效

• 申請號: 201110407463.6
• 申請日: 2011-12-08
• 公開（公告）號: CN102541809A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 劉雷波;朱敏;王延升;鄒于佳;楊軍;曹鵬;時龍興;尹首一;魏少軍
• 申請（專利權）人: 清華大學
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 蘇培華

技術領域

本申請涉及嵌入式系統技術領域，特別是涉及一種動態可重構處理器。

背景技術

動態可重構處理器是一種新生的處理器構架，其較之傳統的單核處理器、專用芯片、現場可編程邏輯陣列有著顯著的優勢，是未來電路結構發展的一個方向。

首先，動態可重構處理器內往往含有多個算術邏輯單元，且數量巨大，稱之為眾核陣列。陣列內部配以靈活度高的路由單元，實現算術邏輯單元之間多樣化的互聯。因此，經路由單元連接后的眾核陣列可實現對數據流的高速處理，較傳統的單核以及少核處理器在性能上有著巨大的優勢。同時，較固化的專用電路在靈活性上也有著巨大的優勢。

其次，較傳統的靜態可重構電路——現場可編程邏輯陣列而言，動態可重構處理器有動態的特點，即在電路運行過程中可動態的切換電路的功能，而非以往靜態可重構電路一成不變的不改變電路功能，只是在電路運行之前燒寫電路功能，對電路進行初始化。這樣做的好處在于通過時分復用的方式減少了電路的規模，原因在于之前的電路結構的全映射現在變為分塊映射，而塊與塊之間恰好采取了動態切換的方式。

圖1中為傳統的動態可重構處理器結構示意圖，其中，可重構陣列內的可重構單元用于完成數據的算術邏輯運算，路由單元主要負責完成可重構單元間的數據連接。

在傳統的動態可重構處理器內對于數據的運算全部由可重構單元執行，但是可重構陣列中不同的可重構單元計算通路的延時不一致，部分由與、或、非組成的簡單組合邏輯、移位等簡單的運算等，計算通路的延時很短，無需占用一個節拍，因此，通過可重構單元執行這些簡單運算就會造成可重構單元的浪費，降低可重構陣列的工作效率；其次，對于消耗節拍數較長的矩陣轉置和數據拼接等數據處理操作，需要映射在可重構單元上進行運算，這種運算占用大量的可重構單元，但是對陣列的使用效率相對較低，同樣會造成可重構單元的浪費。

發明內容

本申請所要解決的技術問題是提供一種動態可重構處理器，采用可配置的計算路由單元用于單元之間的互聯，提高可重構處理器的工作效率。

為了解決上述問題，本申請公開了一種動態可重構處理器，包括：

輸入緩存器，用于緩存外部數據，將數據輸出至第一計算路由單元；

第一計算路由單元，用于接收輸入緩存器的數據，并對數據進行運算處理，將運算結果數據輸出至可重構陣列；

可重構陣列，用于對輸入數據進行運算操作，將運算結果數據輸出至第三計算路由單元，所述可重構陣列包括：

多個可重構單元，用于完成對輸入數據的運算操作；

多個第二計算路由單元，用于完成可重構單元間的數據連接，并對數據進行運算處理；

第三計算路由單元，用于接收可重構陣列的輸出數據，對數據進行運算處理；

輸出緩存器，用于接收第三計算路由單元輸出的結果數據，并將數據輸出至外部裝置。

優選的，所述可重構單元按m行×n列的形式排列，每個第二計算路由單元對應一行可重構單元，其中，m和n為自然數。

優選的，所述可重構單元的輸入數據來自第一計算路由單元，或者來自上一行可重構單元的運算結果，或者來自上一行的第二計算路由單元。

優選的，所述第一計算路由單元對數據進行的運算處理包括數據拼接和/或矩陣轉置；

所述第三計算路由單元對數據進行的運算處理包括數據拼接和/或矩陣轉置。

優選的，所述第二計算路由單元對數據進行的運算處理包括邏輯運算和/或位運算。

優選的，所述處理器還包括：

常數寄存器，用于存儲可重構陣列進行運算所需的常數，將所述常數輸出至第一計算路由單元。

優選的，所述可重構單元包括：

運算單元，用于對數據進行算術或者邏輯運算；

暫存單元，用于將數據寄存一拍，待需要時輸出。

優選的，所述運算單元包括：

輸入選擇器，用于選擇當前運算所需要的操作數；

算術邏輯單元，用于執行所述操作數的算術或者邏輯運算；

輸出寄存器，用于寄存當前運算的計算結果。

與現有技術相比，本申請包括以下優點：