[發明專利]一種通過CPLD實現MDIO接口信號轉換的方法

無效

• 申請號: 201110407431.6
• 申請日: 2011-12-08
• 公開（公告）號: CN102521189A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 邢文飚
• 申請（專利權）人: 北京華源格林科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 謝安昆;宋志強

技術領域

本發明涉及電子器件技術領域，特別涉及一種通過復雜可編程邏輯器件(CPLD)實現管理數據輸入輸出(MDIO)接口信號轉換的方法。

背景技術

在以太網通信中，中央處理器(CPU)對物理層(PHY)器件的操作主要有兩種方式：第一種方式是通過CPU直接對PHY器件進行讀寫寄存器控制；第二種方式是通過交換芯片對PHY器件進行讀寫寄存器控制。

比較這兩種方法的優缺點，第一種方式的優點是對PHY器件的操作清晰明了；缺點是需要CPU實現PHY器件的控制接口的模擬工作，需要占用CPU資源，并且使整個軟件結構錯亂。

第二種方式的優點是軟件結構清晰，不需要CPU模擬PHY器件的控制接口；缺點是，通常情況下，交換芯片廠家和PHY器件廠家并不是同一廠家，不同廠家的交換芯片和PHY器件的地址定義可能不同，造成地址匹配問題。

對于第二種方式，交換芯片對于PHY器件的控制方式如圖1所示，交換芯片中的介質訪問控制層(MAC)通過IEEE802.3定義的MDIO接口實現對PHY器件的控制，該接口包括兩個引腳：管理數據時鐘(MDC)和MDIO；交換芯片的MDC引腳與PHY器件的MDC引腳連接，交換芯片的MDIO引腳與PHY器件的MDIO引腳鏈接。MDC是管理數據的時鐘輸入，MDIO是管理數據的輸入輸出雙向接口，MDIO引腳收發的管理數據是與MDC引腳輸入的時鐘同步的。

MDIO接口的具體工作過程如圖2、3所示。

圖2為典型MDC/MDIO讀操作示意圖，圖2中，MDC為持續的時鐘信號；MDIO(STA)為MDIO接口的主控端即交換芯片的MDIO引腳端，MDIO(PHY)為MDIO的MDIO接口的從屬端，即PHY器件的MDIO引腳端，在空閑(Idle)時，MDIO(STA)端與MDIO(PHY)端均為高阻態(Z)；之后MDIO(STA)端輸出2比特開始標識碼(Start)“01”表示操作開始，接下來輸出2比特的操作碼(Opcode)“01”表示此操作為讀操作，接下來是5比特PHY器件的地址(PHY?Address)表示此操作需要操作的PHY器件的地址，及5比特寄存器地址(Rigister?Address)表示此操作需要操作的PHY器件的寄存器的地址；在之后的2個時鐘周期，用于MAC層進行具體PHY器件的訪問，此段時間內，MDIO的數據傳輸方向可以改變，稱為狀態轉換域(TA)；對于讀操作，在TA的第一比特時MDIO(STA)端進入高阻態，第二比特時，MDIO的數據傳輸方向轉換，由MDIO(PHY)端輸出“0”；之后，由MDIO(PHY)端輸出16比特的寄存器數據(Rigister?Data)，輸出完畢后恢復Idle狀態，此時MDIO(PHY)端也進入高阻態。

圖3是典型MDC/MDIO寫操作示意圖，與圖2的區別在于，其中操作碼為“10”表示寫操作，TA中MDIO的數據傳輸方向不變，MDIO(STA)端在TA域輸出“10”；由于不需要MDIO(PHY)端輸出信號，其一直處于高阻態，因此在圖3中未示出MDIO(PHY)端的情況。

另外，在不同的應用中，在輸出開始碼之前，可能會輸出N個前導碼，即交換芯片的MDC引腳正常輸出時鐘信號，MDIO引腳輸出N個高電平信號“1”之后再開始輸出開始碼。這個數字N，不同廠家的交換芯片可能會不同，如某芯片廠家設定的N為32。

從上述的MDIO接口工作過程中可以看出，如果交換芯片與PHY器件的地址不匹配，即交換芯片認為PHY器件的地址與PHY器件的實際地址不一樣，則交換芯片通過MDIO接口控制PHY器件的讀寫操作將無法正確進行。例如某交換芯片對外部PHY的操作設定中，PHY器件地址0x18是保留給管理口的地址，而外部PHY器件地址是從0x19開始的，但是某些PHY器件，它的各個PHY器件的地址定義是有限制的，以雙PHY器件為例，通常要求第一個PHY器件地址的末位必須為0，第二個PHY器件地址的末位必須為1，其余位只要兩個地址相同即可。這時，如果交換芯片讀取第一個PHY器件的數據時，會通過MDC/MDIO輸出PHY器件地址為0x19，那么由于末位為1，則會將第二個PHY器件的數據送給交換芯片，這樣，對兩個PHY器件的操作就完全顛倒了，造成操作錯誤。

發明內容

有鑒于此，本發明提供了一種通過CPLD實現MDIO接口信號轉換的方法，可以在交換芯片與PHY器件之間地址不匹配的情況下，通過CPLD將MDIO接口信號中的PHY器件地址部分進行轉換，從而實現地址匹配。

為達上述目的，本發明的技術方案具體是這樣實現的：