[發(fā)明專利]單側埋入帶的制造方法

有效

• 申請?zhí)枺?/td>: 201110402691.4
• 申請日: 2011-12-02
• 公開（公告）號: CN103066022A
• 公開（公告）日: 2013-04-24
• 發(fā)明（設計）人: 蔡子敬;陳逸男;劉獻文
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L21/768
• 代理公司: 北京英賽嘉華知識產(chǎn)權代理有限責任公司 11204
• 代理人: 余朦;王艷春

技術領域

本發(fā)明涉及半導體裝置的制造方法，且特別涉及一種半導體裝置內(nèi)單側埋入帶(single-sided?buried?strap)的制造方法。

背景技術

動態(tài)隨機存取記憶胞(dynamic?random-access?memory?cells，DRAM?cells)由兩主要構件所組成，其一為用于儲存電荷的儲存電容(storage?capacitor)，而另一為用于轉移電荷進出儲存電容的存取晶體管(access?transistor)。儲存電容可為位于半導體基板的表面的平坦結構，或為形成于半蝕刻形成于半導體基板內(nèi)的溝槽內(nèi)。在半導體工業(yè)中，需于進一步縮減芯片尺寸時則增加記憶儲存密度，由于其設置情形有助于大幅降低晶體管所需空間但不會犧牲電容值，故溝槽型儲存電容(trench?storage?capacitor)為優(yōu)于平面型儲存電容(planar?storagecapacitor)的較佳選擇。

在動態(tài)隨機存取記憶胞內(nèi)的極重要組件如介于儲存電容器與存取晶體管間的電性連結物。在現(xiàn)有技術中，這種接觸物通常稱為埋入帶(buried?strap)，其形成于儲存溝槽電容(storage?trench?capacitor)的電極與存取晶體管的源極/汲極的交接處。

請參照圖1A-1C，示出了在溝槽儲存電容與存取晶體管間的交接處的一種已知的埋入帶的制造方法。在圖案化的墊層102的遮蔽下，可通過已知蝕刻技術而在半導體基板100內(nèi)形成溝槽104。在如圖1A內(nèi)所示的溝槽104的下部側壁處形成隔離環(huán)(isolation?collar)106。接著在溝槽104的下部填入摻雜多晶硅層108，并接著順應地形成氮化硅層110與非晶硅層112。利用斜角度(tilt?angle)下以將摻質(zhì)114布植至非晶硅層112的一部份中。

依據(jù)非晶硅層112內(nèi)含摻質(zhì)與不含摻質(zhì)等不同部分的蝕刻選擇率，可在施行濕蝕刻程序(未示出)后留下非晶硅層112的含摻質(zhì)部分并去除了非晶硅層112的不含摻質(zhì)部分，如圖1B所示。接著，使用非晶硅層112的含摻質(zhì)部分作為罩幕層，并通過濕蝕刻制程(未示出)而圖案化氮化硅層110，其中由非晶硅層112的含摻質(zhì)部分所覆蓋的氮化硅層110的部分在上述濕蝕刻后仍殘留在摻雜多晶硅層110上。接著使用非晶硅層112的含摻質(zhì)部分與圖案化的氮化硅層110作為罩幕層，圖案化經(jīng)摻雜多晶硅層108，進而在經(jīng)摻雜多晶硅層108內(nèi)形成一凹口(recess)116，而凹口116露出了隔離環(huán)106的一部分。

在圖1C中，采用已知的沉積與蝕刻制程在溝槽104的上部側壁的一部分上形成絕緣層118，其填滿了凹口116。接著移除剩余的非晶硅層112與氮化硅層110，進而形成了埋入帶(buried?strap)120。

然而，如圖1A-1C所示的在溝槽型儲存電容器與存取晶體管的交界處的上述埋入帶的制造方法較為復雜且耗時，因此需要一種較簡單且較省時的半導體裝置內(nèi)埋入帶的制造方法。

發(fā)明內(nèi)容

依據(jù)一實施例，本發(fā)明提供了一種單側埋入帶的制造方法，包括：

在半導體基板內(nèi)形成溝槽電容結構，其中該溝槽電容結構具有摻雜多晶硅層與由該摻雜多晶硅層所包覆的隔離環(huán)，而該摻雜多晶硅層的頂面低于該半導體基板的頂面，因而形成有第一凹口；在該半導體基板上依序形成第一阻劑層、第二阻劑層與第三阻劑層，其中該第一阻劑層填滿了該溝槽電容結構的該凹口，而該第一阻劑層、該第二阻劑層與該第三阻劑層具有平坦表面；依序圖案化該第三阻劑層、該第二阻劑層與該第一阻劑層，在該半導體基板上形成三層圖案化的阻劑層，其中該三層圖案化的阻劑層露出了該摻雜多晶硅層的該頂面的一部分；部分移除由該三層圖案化的阻劑層所露出的該摻雜多晶硅層的該部份以形成第二凹口，其中該第二凹口露出了該隔離環(huán)的一部分；移除該三層圖案化的阻劑層；以及在該第二凹口內(nèi)及該第一凹口的一部分內(nèi)形成絕緣層，覆蓋由該第二凹口所露出的該隔離環(huán)的該部份。

為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附的圖式，作詳細說明。

附圖說明

圖1A-1C為一系列剖面圖，示出了一種已知的單側埋入帶的制造方法；以及

圖2A-2F為一系列剖面圖，示出了依據(jù)本發(fā)明的一實施例的一種單側埋入帶的制造方法。

主要組件符號說明

100～半導體基板；

102～圖案化的墊層；

104～溝槽；

106～隔離環(huán)；

108～摻雜多晶硅層；

110～氮化硅層；

112～非晶硅層；