[發明專利]一種硅納米線的制備方法有效
| 申請號： | 201110401641.4 | 申請日： | 2011-12-06 |
| 公開（公告）號： | CN102427023A | 公開（公告）日： | 2012-04-25 |
| 發明（設計）人： | 范春暉;王全 | 申請（專利權）人： | 上海集成電路研發中心有限公司 |
| 主分類號： | H01L21/02 | 分類號： | H01L21/02 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 鄭瑋 |
| 地址： | 201210 上*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 納米 制備 方法 | ||
1.一種硅納米線的制備方法，其特征在于，包括：
提供SOI襯底，所述SOI襯底包括底硅襯底、位于所述底硅襯底上的埋氧化層以及位于所述埋氧化層上的頂硅膜；
在所述頂硅膜上形成氮化硅層；
利用第一掩模板光刻定義有源區，刻蝕去除所述有源區以外的氮化硅層；
以所述有源區的氮化硅層為掩模，刻蝕去除所述有源區以外的頂硅膜，同時，使得所述有源區的頂硅膜的側壁呈斜坡狀；
對所述有源區的頂硅膜進行氧化工藝，在所述有源區的頂硅膜的側壁形成側壁氧化層；
刻蝕去除所述有源區的氮化硅層；
利用第二掩模板光刻定義硅納米線支撐區域，在所述側壁氧化層的保護下，刻蝕所述有源區的頂硅膜，形成截面為三角形的硅納米線；
刻蝕去除所述側壁氧化層及部分所述埋氧化層，使得所述硅納米線懸空。
2.如權利要求1所述的硅納米線的制備方法，其特征在于，所述第一掩模板的圖形包括“工”字型。
3.如權利要求1所述的硅納米線的制備方法，其特征在于，所述第一掩模板的圖形包括多個順次連接的“工”字型。
4.如權利要求1所述的硅納米線的制備方法，其特征在于，所述第二掩模板的圖形包括“一”字型。
5.如權利要求1所述的硅納米線的制備方法，其特征在于，所述頂硅膜的厚度為30nm～50nm。
6.如權利要求1所述的硅納米線的制備方法，其特征在于，所述氮化硅層的厚度為25nm～50nm。
7.如權利要求1所述的硅納米線的制備方法，其特征在于，所述斜坡的內角為70度～80度。
8.如權利要求1所述的硅納米線的制備方法，其特征在于，所述側壁氧化層的厚度為10nm～15nm。
9.如權利要求1所述的硅納米線的制備方法，其特征在于，刻蝕去除的埋氧化層的厚度為50nm～100nm。
10.如權利要求1至9中的任一項所述的硅納米線的制備方法，其特征在于，刻蝕去除所述有源區以外的氮化硅層、刻蝕去除所述有源區以外的頂硅膜及刻蝕所述有源區的頂硅膜的工藝均為干法刻蝕工藝。
11.如權利要求1至9中的任一項所述的硅納米線的制備方法，其特征在于，采用熱濃磷酸刻蝕去除所述有源區的氮化硅層。
12.如權利要求1至9中的任一項所述的硅納米線的制備方法，其特征在于，采用各向同性的緩沖氫氟酸溶液濕法刻蝕去除所述側壁氧化層及部分所述埋氧化層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海集成電路研發中心有限公司，未經上海集成電路研發中心有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201110401641.4/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
