[發明專利]一種半導體器件的制造方法

有效

• 申請號: 201110400652.0
• 申請日: 2011-12-06
• 公開（公告）號: CN103151258A
• 公開（公告）日: 2013-06-12
• 發明（設計）人: 隋運奇;韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H01L21/28
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;顧珊

技術領域

本發明涉及半導體制造工藝，具體而言涉及一種在蝕刻用于形成鍺硅層的∑狀凹槽時對柵極兩側的側壁結構進行保護的方法。

背景技術

對于深亞微米半導體技術而言，∑狀鍺硅層可以顯著提高PMOS的性能。

在形成∑狀鍺硅層的工藝過程中，需要聯合采用干法蝕刻和濕法蝕刻在PMOS的源/漏區形成∑狀凹槽，同時需要使用濕法清洗工藝以去除蝕刻過程所產生的殘留物質。在上述蝕刻以及清洗的過程中，柵極兩側的側壁結構101（其構成材料通常為SiN）也會被部分去除，從而暴露出柵極頂部的拐角部分102（如圖1A所示），在后續形成源/漏區上方的自對準硅化物時，在所述柵極頂部的拐角部分也會相應形成硅化物103（如圖1B所示）。

為了避免在所述柵極頂部的拐角部分形成硅化物，需要提出一種方法，以在蝕刻用于形成鍺硅層的∑狀凹槽時對柵極兩側的側壁結構進行保護，避免暴露所述柵極頂部的拐角部分。

發明內容

針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括：提供半導體襯底，在所述半導體襯底上形成有柵極結構，且在所述柵極結構兩側形成有側壁結構；形成一犧牲層，以完全覆蓋所述柵極結構和側壁結構；蝕刻所述犧牲層，以露出所述柵極結構的頂部；實施一碳離子注入，以在所述柵極結構的頂部摻雜碳元素；去除所述犧牲層，在所述半導體襯底的源/漏區部分形成∑狀凹槽,?并在所述∑狀凹槽中形成嵌入式鍺硅層。

進一步，采用旋涂工藝形成所述犧牲層。

進一步，在形成所述犧牲層之后還包括實施一烘焙工藝以固化所述犧牲層。

進一步，其特征在于，所述犧牲層的材料為ODL。

進一步，所述犧牲層的厚度為1000-1500埃。

進一步，所述烘焙的溫度為200-300℃。

進一步，所述烘焙的時間為90s。

進一步，采用高選擇比反向蝕刻工藝蝕刻所述犧牲層。

進一步，采用離子注入工藝實施所述碳離子注入。

進一步，所述碳離子注入的注入離子濃度大于10¹⁴/cm²。?

進一步，摻雜碳元素的所述柵極結構的頂部包括所述柵極結構的柵極硬掩蔽層和所述側壁結構的上部。

進一步，采用灰化工藝去除所述犧牲層。

進一步，所述灰化的反應溫度為200-300℃。

進一步，采用先干法蝕刻再濕法蝕刻的工藝形成所述∑狀凹槽。

進一步，采用外延生長工藝形成所述嵌入式鍺硅層。

進一步，所述柵極結構包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。

根據本發明，由于柵極頂部區域的SiN材料中含有碳，因而在蝕刻用于形成鍺硅層的∑狀凹槽時，柵極兩側的側壁結構的上部的被蝕刻速率小于其下部的被蝕刻速率，在蝕刻過程結束后，柵極兩側的側壁結構是完整的，沒有暴露出其所保護的柵極。?

附圖說明

本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。

附圖中：

圖1A為在蝕刻用于形成鍺硅層的∑狀凹槽之后所暴露出來的柵極頂部的拐角部分的示意性剖面圖；

圖1B為在形成源/漏區上方的自對準硅化物時，在所述柵極頂部的拐角部分所形成的硅化物的示意性剖面圖；

圖2A-圖2G為本發明提出的在蝕刻用于形成鍺硅層的∑狀凹槽時對柵極兩側的側壁結構進行保護的方法的各步驟的示意性剖面圖；

圖3為本發明提出的在蝕刻用于形成鍺硅層的∑狀凹槽時對柵極兩側的側壁結構進行保護的方法的流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。

為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的在蝕刻用于形成鍺硅層的∑狀凹槽時對柵極兩側的側壁結構進行保護的方法。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。