[發(fā)明專利]高介電層金屬柵的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110398658.9
• 申請(qǐng)日: 2011-12-05
• 公開（公告）號(hào): CN103137458A
• 公開（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 韓秋華;張世謀
• 申請(qǐng)（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28
• 代理公司: 北京德琦知識(shí)產(chǎn)權(quán)代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域，尤其涉及一種高介電層金屬柵(HKMG)的制造方法。

背景技術(shù)

隨著半導(dǎo)體集成電路的發(fā)展，現(xiàn)有的半導(dǎo)體器件，如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件中普遍使用的多晶硅柵極逐漸顯露出以下問題：因柵極損耗引起柵極絕緣層有效厚度增加，摻雜物容易通過多晶硅柵極滲透到襯底引起閥值電壓變化，難以實(shí)現(xiàn)細(xì)小寬度上低電阻值等。

為解決上述問題，半導(dǎo)體技術(shù)發(fā)展了以金屬柵極替代現(xiàn)有多晶硅柵極的半導(dǎo)體器件，并使用高介電常數(shù)(high?k)材料作為柵絕緣層的半導(dǎo)體器件，稱之為高介電層金屬柵(HKMG，high-k?metal-gate)器件。在生成金屬柵極前，一般首先形成偽多晶硅(dummy?poly)柵，繼續(xù)處理直到沉積層間介質(zhì)層(ILD)，移除為偽晶硅柵且以真實(shí)金屬柵來替代。根據(jù)移除偽多晶硅柵方式的不同，現(xiàn)有技術(shù)分為整體移除和分別移除兩種工藝，仍以CMOS器件為例，如圖1a～圖1d展示了現(xiàn)有分別移除偽多晶硅柵工藝的制作流程。如圖1a所示，CMOS包括NMOS區(qū)及PMOS區(qū)，NMOS區(qū)和PMOS區(qū)之間形成有淺溝槽隔離8(STI)；NMOS區(qū)上形成有NMOS高介電層1以及設(shè)置在NMOS高介電層1上的NMOS偽多晶硅6，在NMOS高介電層1以及NMOS偽多晶硅6的兩側(cè)形成有NMOS側(cè)壁氧化層4，形成NMOS柵極結(jié)構(gòu)；PMOS區(qū)上同樣形成有PMOS高介電層2、PMOS偽多晶硅7及PMOS高介電層2和PMOS偽多晶硅7兩側(cè)的PMOS側(cè)壁氧化層5，形成PMOS柵極結(jié)構(gòu)；在形成上述半導(dǎo)體結(jié)構(gòu)后，在NMOS側(cè)壁氧化層4及PMOS側(cè)壁氧化層5之間沉積夾層絕緣層3，進(jìn)行第一次化學(xué)機(jī)械研磨去除多余的沉積材料，以露出偽多晶硅6和7；接著如圖1b所示，在NMOS柵極結(jié)構(gòu)上形成覆蓋NMOS柵極結(jié)構(gòu)的光刻膠9，通過干法刻蝕去除PMOS偽多晶硅7；如圖1c所示，去除光刻膠9后，在整個(gè)CMOS上沉積一層PMOS金屬功函數(shù)層10，并在PMOS金屬功函數(shù)層10沉積金屬層，如金屬鋁(Al)，進(jìn)行第二次化學(xué)機(jī)械研磨，去除層絕緣層3上的PMOS金屬功函數(shù)層10以及多余的金屬，以露出夾層絕緣層3這樣就在原PMOS偽多晶硅7的位置上形成了PMOS金屬柵極11；以同樣的工序，用光刻膠掩膜覆蓋PMOS柵極結(jié)構(gòu)，利用干法刻蝕移除NMOS偽多晶硅6，去除覆蓋PMOS的光刻膠掩膜，沉積NMOS金屬功函數(shù)層及金屬層，進(jìn)行第三次化學(xué)機(jī)械研磨，去除夾層絕緣層3上的NMOS金屬功函數(shù)層12以及金屬層，這樣就在原NMOS偽多晶硅6的位置形成了NMOS金屬柵極13，進(jìn)而，形成了高介電層金屬柵CMOS結(jié)構(gòu)，如圖1d所示。

在實(shí)際工藝當(dāng)中，在去除NMOS及PMOS偽多晶硅6和7時(shí)，分別要進(jìn)行兩次干法刻蝕，且需要在后續(xù)工藝中進(jìn)行的化學(xué)機(jī)械研磨，會(huì)使夾層絕緣層3有一定的損失，進(jìn)而使整個(gè)CMOS結(jié)構(gòu)中，NMOS及PMOS的金屬柵極11和13形成的高度降低，而金屬柵極高度的降低會(huì)影響后續(xù)離子注入工藝，進(jìn)而影響高介電層金屬柵器件性能，使器件性能偏離設(shè)計(jì)標(biāo)準(zhǔn)。

發(fā)明內(nèi)容

本發(fā)明提供了一種高介電層金屬柵的制造方法，解決了現(xiàn)有技術(shù)中干法刻蝕移除偽多晶硅及后續(xù)工藝對(duì)夾層絕緣層損失導(dǎo)致的金屬柵極高度降低的問題。

本發(fā)明采用的技術(shù)手段如下：一種高介電層金屬柵的制造方法，包括：

在襯底上形成包括高介電層、偽多晶硅和側(cè)壁氧化層的柵極結(jié)構(gòu)；

在襯底上利用硅烷進(jìn)行等離子體增強(qiáng)化學(xué)氣相沉積形成夾層絕緣層，并進(jìn)行化學(xué)機(jī)械研磨以露出偽多晶硅；

以所述夾層絕緣層為種子層利用臭氧和正硅酸乙酯進(jìn)行選擇化學(xué)氣相沉積形成第一犧牲層；

在所述第一犧牲層上沉積形成第二犧牲層，所述第二犧牲層厚度與所述側(cè)壁氧化層厚度相同；

進(jìn)行干法刻蝕所述第二犧牲層，以露出所述第一犧牲層和偽多晶硅；

利用干法刻蝕去除偽多晶硅；

沉積金屬功函數(shù)層和金屬柵極；

再次進(jìn)行化學(xué)機(jī)械研磨以露出所述第一犧牲層。

進(jìn)一步，在襯底上形成柵極結(jié)構(gòu)的步驟包括：在襯底上定義NMOS區(qū)及PMOS區(qū)，并在NMOS區(qū)和PMOS區(qū)之間形成淺溝槽隔離；在NMOS區(qū)及PMOS區(qū)上分別形成NMOS高介電層及PMOS高介電層，及NMOS偽多晶硅和PMOS偽多晶硅，并在NMOS高介電層、NMOS偽多晶硅的兩側(cè)及PMOS高介電層、PMOS偽多晶硅的兩側(cè)形成側(cè)壁氧化層；