[發明專利]指令驅動協處理器的任務中斷方法及系統

無效

• 申請號: 201110398168.9
• 申請日: 2011-12-05
• 公開（公告）號: CN102521036A
• 公開（公告）日: 2012-06-27
• 發明（設計）人: 妙維;袁宏駿;余紅斌;李張豐
• 申請（專利權）人: 蘇州希圖視鼎微電子有限公司
• 主分類號: G06F9/48
• 分類號: G06F9/48
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 陸明耀;姚姣陽

技術領域

本發明涉及集成電路信息處理技術領域，尤其涉及一種指令驅動協處理器的任務中斷方法及系統。

背景技術

在當前大規模集成電路的片上系統（SOC）中，為了分擔主處理器的工作，經常采用協處理器處理特定任務。復雜的協處理器擁有自己的指令集，并且通過執行指令序列（微碼）來完成任務。對于這樣的協處理器，通常的工作方式是：主處理器通過編程協處理器的寄存器，通知協處理需要執行的任務和微碼地址，協處理器讀入微碼并執行直到任務結束。

面對復雜任務的SOC芯片，如智能手機芯片，往往支持多任務處理。而為了節省硬件成本，作為硬件資源的協處理器往往只有有限的數量（通常是一個）。這就要求通過軟件的控制來在不同的任務之間分享有限的協處理器資源。另一方面，任務有優先級，高優先級的任務有可能需要搶占協處理器資源。在這種情況下，如果協處理器正在執行一個低優先級的任務，軟件需要先停止協處理器。軟件發出的中斷任務的命令會在不確定的時間到達協處理器，協處理器必須在收到命令后妥善處理其當前任務和內部狀態，然后停止任務。對于執行指令的協處理器，在停止任務時面臨兩方面的復雜性：第一，這種協處理器的內部構造和處理流程本身比較復雜；第二，指令序列的組合具有太多的可能性。以上復雜性使得僅僅要求協處理器自己處理任務的中斷變得困難，很大的增加了協處理器硬件設計的挑戰。

有鑒于此，有必要提供一種指令驅動協處理器的任務中斷方法及系統以解決上述問題。

發明內容

本發明的目的在于提供一種指令驅動協處理器的任務中斷方法及系統。

本發明的一種指令驅動協處理器的任務中斷方法，所述方法包括以下步驟：

S1、協處理器讀取要執行的指令；

S2、協處理器執行步驟S1中被讀取的指令；

S3、判斷步驟S2中執行的指令是否有條件結束標記clcmd，并且clcmd=1，若是，則執行步驟S4；若否，則執行步驟S5；

S4、判斷使能標記runEna是否為0，若是，則執行步驟S6；若否，則執行步驟S5；

S5、判斷指令結束標志lcmd是否為0，若是，則執行步驟S1；若否，則執行步驟S6；

S6、停止任務執行。

作為本發明的進一步改進，所述使能標記runEna在協處理器的寄存器中。

作為本發明的進一步改進，所述使能標記runEna的讀寫動作由主處理器控制。

相應地，一種指令驅動協處理器的任務中斷系統，所述系統包括：

用于協處理器讀取要執行的指令的單元；

用于協處理器執行被讀取的指令的單元；

用于判斷執行的指令是否有條件結束標記clcmd，并且clcmd=1的單元；

用于判斷使能標記runEna是否為0的單元；

用于判斷指令結束標志lcmd是否為0的單元；

用于停止任務執行的單元。

作為本發明的進一步改進，所述使能標記runEna在協處理器的寄存器中。

作為本發明的進一步改進，所述使能標記runEna的讀寫動作由主處理器控制。

本發明的有益效果是：采用該方法后，軟件人員可以設置條件中斷節點，協處理器可以采用簡單和統一的方式在該節點停止任務，有效地處理了執行指令的協處理器的任務中斷過程，簡化了協處理器的硬件設計。

附圖說明

圖1為本發明指令驅動協處理器的任務中斷示意圖。

圖2為本發明一實施方式中指令驅動協處理器的任務中斷方法的具體流程圖。

具體實施方式

以下將結合附圖所示的各實施方式對本發明進行詳細描述。但這些實施方式并不限制本發明，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護范圍內。

參圖1所示為本發明指令驅動協處理器的任務中斷示意圖。協處理器通過識別出任務處理過程中的中斷節點（以方便處理為要求），在指令序列中設置相應的有條件中斷功能的指令。通過使能信號對協處理器進行控制，當協處理器執行到指示條件結束的指令時，檢查使能信號，如果使能信號為真，協處理器繼續執行，如果為假，協處理器停止執行。

協處理器可定義多條指令，在本實施方式中，其中一條指令定義為：