[發明專利]半導體失效檢測結構及形成方法、檢測失效時間的方法

有效

• 申請號: 201110397650.0
• 申請日: 2011-12-02
• 公開（公告）號: CN103137607A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 陳芳;張莉菲
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/66
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及一種半導體制造工藝，尤其涉及一種半導體失效檢測結構及形成方法、檢測失效時間的方法。

背景技術

大規模集成電路高復雜性與高集成度的發展要求使半導體器件必須擁有更高的可靠性。然而，目前影響半導體器件可靠性的原因很多，其中電遷移(Electro-Migration；簡稱：EM)現象是導致半導體器件失效的原因之一。具體地，電遷移會導致半導體器件內部的斷路或短路，使器件的漏電量增加導致其失效。導致電遷移的原因是金屬原子的移動，當金屬互聯線中的電流密度較大時，電子受到靜電場的作用自陰極向陽極高速運動形成電子風，金屬原子因受到電子風應力的作用也自陰極向陽極定向擴散，形成電遷移，形成空洞和凸起，造成半導體器件失效。

為了監控半導體器件中的電遷移的狀況，常用的工藝是在半導體器件中設置電遷移測試結構來監控電遷移對半導體器件的影響。現有的一種電遷移失效檢測結構以圖1所示為例，包括：基底100；在所述基底100表面具有分立的第二金屬層12，分立的第二金屬層12之間由第二絕緣層隔離；所述第二金屬層12內具有分立的第二測試焊盤102a和第二加載焊盤101a；介質層120位于第二金屬層12和第二絕緣層上；介質層120內具有貫穿其厚度的加載導電插塞111和測試導電插塞112，所述測試導電插塞112與第二測試焊盤102a連接，加載導電插塞111與第二加載焊盤101a連接；介質層120上具有分立的第一金屬層11，所述第一金屬層11與第二金屬層12的位置對應，分立的第一金屬層11之間由第一絕緣層隔離；所述第一金屬層11內具有分立的第一測試焊盤102b和第一加載焊盤101b，第一測試焊盤102b通過測試導電插塞112與第二測試焊盤102a連接，第一加載焊盤101b通過加載導電插塞111與第二加載焊盤101a連接；在分立的第一金屬層11兩端及分立第一金屬層11之間的第一絕緣層上具有頂層介質層130，所述頂層介質層130暴露出所述第一金屬層11上的第一測試焊盤102b和第一加載焊盤101b；所述頂層介質層130內具有兩個貫穿其厚度的待測導電插塞113，所述兩個待測導電插塞113分別與分立的第一金屬層11連接；在所述頂層介質層130表面具有待測金屬層140；所述待測金屬層140兩端分別通過待測插塞113與分立的兩個第一金屬層110連接。

進一步地，所述基底100上分立重疊的金屬層可以是至少兩層的若干層金屬層，且以介質層120相互隔離。這是以半導體器件工藝的要求決定的。

在公開號為US?2009/0012747A1的美國專利文件中還可以發現更多的電遷移失效檢測結構。

采用上述結構進行電遷移失效檢測的方法如圖1所示，在高溫250～400℃的環境下，在第一加載焊盤101b中的一端加入偏載電流另一端接地，使第一金屬層11、待測導電插塞113和待測金屬層140之間形成通路；所述偏載電流為6～12mA；由于電遷移的影響使得待測導電插塞113和待測金屬層140的電阻值持續變化；在第一測試焊盤102b之間測試電壓，在第一測試焊盤102b之間監測并記錄得到待測導電插塞113和待測金屬層140之間的電壓值隨時間的推移而變化的分布關系圖，當電壓值高于參考電壓時，所述參考電壓值為原始電壓值的110％～120％時，所需要的時間定義為失效時間；由測得的失效時間，以及已知的測試溫度和偏載電流得到待測導電插塞113和待測金屬層140的電遷移失效的情況。然而，由于標準化的焊盤結構的存在，使第一金屬層11和第二金屬層12形成并聯，導致所述頂層金屬層中的第一加載焊盤101b和第一測試焊盤102b之間的電阻由所述第一金屬層11該區域的電阻值變成了并聯電阻，電流第一金屬層11和第二金屬層12分流，使該區域測得的阻值變小。

通過以上技術方案的電遷移失效檢測結構對半導體產品的電遷移進行失效分析時，易出現分析結果不準確的問題。

發明內容

本發明解決的問題是，電遷移失效檢測結構的測試準確性低的問題以及在確保提高測試準確性的同時不增加額外的設計區域，并且破壞標準化焊盤結構。

為解決上述問題，本發明提供了一種失效檢測結構，包括：

基底，所述基底具有核心器件區和外圍器件區，所述核心器件區的基底上具有分立的第一金屬層；

所述核心器件區具有待測金屬層，通過待測導電插塞與第一金屬層進行連接；

所述外圍器件區的基底上具有若干測試焊盤和若干加載焊盤，所述各測試焊盤重疊排布，且各測試焊盤間由介質層隔離，并通過介質層內的測試導電插塞進行相互間的連接；