[發明專利]基于OMAP的傳感網多媒體信息處理系統及方法

無效

• 申請號: 201110397534.9
• 申請日: 2011-12-02
• 公開（公告）號: CN102378133A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 張誠;王營冠;高丹;羅炬鋒;曾德財;占云龍
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H04W4/12
• 分類號: H04W4/12;H04W84/18
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 潘振甦

技術領域

本發明涉及傳感網技術領域，具體地說是一種基于OMAP(Open?Multimedia?Applications?Platform，開放式多媒體應用平臺)的傳感網多媒體信息處理系統及方法。

背景技術

傳感器網絡作為物物互聯的重要支撐技術，將為移動通信帶來全新的業務，在軍事偵察、公共安全、工業監控、精準農業、環境監控、醫療衛生、智能交通、智能家居等領域具有巨大的應用價值，將能為經濟發展與和諧社會建設提供強大助力。近年來，無線傳感網應用領域中對多媒體應用的需求大大增加，比如在智能交通，目標監測等應用中，原來單一信息處理、單任務感知的設備已經不能滿足需求，。

隨著大數據量、大信息量的多媒體信息處理應用越來越多，對處理器的要求也越來越高。OMAP是TI(Texas?Instruments，德州儀器)公司的一款高性能低功耗的雙內核處理器，集成了ARM微處理器和DSP處理器，DSP處理器還包含多媒體單元。相比較以往的單核ARM處理器，OMAP具有出色的數字信號處理功能，而不需要另外添加DSP芯片，處理性能優越。

之前，有人做過基于OMAP的無線多媒體傳感網的圖像節點等一些單一的應用，但是其只能處理單一的多媒體信息，而對其他多媒體信息不能做到有效處理；也有人做過基于ARM+DSP的傳感網多媒體信息處理，但ARM和DSP是兩個分離的芯片，性能遠遠比不上集成雙核的專門用來處理多媒體信息的OMAP系列芯片。

針對上述應用需求以及以前應用的一些缺陷和限制，本發明提出了基于OMAP的傳感網多媒體信息處理系統的設計理念。本發明提供的系統在傳感器網絡中既可以作基站，也可以作節點，具有大容量信息獲取、高性能處理、中高速、多維、多參分布式感知等能力等，可廣泛應用于上述軍事偵察、公共安全等眾多領域，如大尺度低空飛行目標實時跟蹤、監測，大型城市反恐應急和智能交通，大范圍區域綜合監測(地震、海嘯)等。

發明內容

本發明的目的在于基于OMAP的傳感網多媒體信息處理系統及方法，其特征在于：采用OMAP的ARM與DSP雙核結構，提供一種可實時處理視頻、音頻以及各種傳感器數據等多媒體信息。

本發明提供的一種基于OMAP的傳感網多媒體信息處理系統，其特征在于：包括OMAP的ARM(Advanced?RISC?Microprocessor，高級精簡指令集微處理器)微處理器1與DSP(Digital?Signal?Processor，數字信號處理器)處理器3，其中ARM微處理器1主要用來整個系統的控制，DSP處理器3主要用來進行多媒體信息處理，ARM微處理器1通過共享RAM(Random?Access?Memory，隨機存取存儲器)2與DSP處理器3進行內部通信；包括在ARM微處理器1控制下與DSP處理器3相連的傳感器信息模塊4、視頻信息模塊5、音頻信息模塊6；還包括與ARM微處理器1相連的中高速傳輸接口模塊7、串口模塊8、存儲器9、電源管理模塊10、GPS模塊11、觸摸屏模塊12、上位機13、WIFI模塊14。

所述的傳感器信息模塊4包括依次相連的傳感器信息輸入接口15、信號測量放大器16、A/D(模擬信號/數字信號)轉換器17，其中A/D轉換器17在OMAP的ARM微處理器1控制下與OMAP的DSP處理器3相連。

所述的視頻信息模塊5包括復合視頻輸入接口18、視頻解碼器19、視頻輸出接口20，視頻解碼器19與視頻輸出接口20在OMAP的ARM微處理器1控制下與OMAP的DSP處理器3相連。

所述的音頻信息模塊6包括音頻信息輸入接口21、功率放大器22、音頻信息輸出接口23，其中功率放大器22、音頻信息輸入接口21在OMAP的ARM微處理器1控制下與OMAP的DSP處理器3相連。

所述的中高速傳輸接口模塊7包括數據緩沖器24、80pin的RF模塊接口25，其中數據緩沖器24與OMAP的ARM微處理器1相連。

所述的串口模塊8包括串口轉換器26、DB9串口27，其中串口轉換器26與OMAP的ARM微處理器1相連。

所述的電源管理模塊10包括5V直流電源28、電平轉換器29、電源管理器30，其中電源管理器30與OMAP的ARM微處理器1相連。

所述的觸摸屏模塊12包括數據緩沖器31、觸摸屏控制器32、觸摸屏33，其中數據緩沖器30與OMAP的ARM微處理器1相連。

所述的上位機13通過以太網控制器34、RJ45接口35與ARM微處理器1進行雙向通信，其中以太網控制器33與OMAP的ARM微處理器1相連。