[發明專利]時延性能監測方法及裝置

有效

• 申請號: 201110393442.3
• 申請日: 2011-12-01
• 公開（公告）號: CN102413017B
• 公開（公告）日: 2018-06-12
• 發明（設計）人: 王煜
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04L12/26
• 分類號: H04L12/26
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;梁麗超

1.一種時延性能監測方法，其特征在于，包括：

在對第一時間戳進行初始化時，觸發網絡處理器開始獲取第二時間戳；

在達到預定時長時，更新所述第一時間戳，并結合所述更新后的第一時間戳與所述獲取到的第二時間戳來執行延時性能監測；

其中，在對第一時間戳進行初始化時，觸發網絡處理器開始獲取第二時間戳包括：在中央處理器CPU獲取當前納秒級的系統時間值并保存時，觸發所述網絡處理器在所述預定時長內，記錄所述網絡處理器接收到環回報文的次數；根據記錄的所述次數以及預先設定的所述網絡處理器每秒接收所述環回報文的次數獲取所述第二時間戳；

更新所述第一時間戳，并結合所述更新后的第一時間戳與所述獲取到的第二時間戳來執行延時性能監測包括：獲取所述預定時長達到時的第二系統時間值；采用所述第二系統時間值更新第一系統時間值；并將所述更新后的第一時間戳與所述獲取到的第二時間戳相加獲取第三時間戳；在所述預定時長后的下一預定時長內，采用所述第三時間戳執行延時性能監測。

2.根據權利要求1所述的方法，其特征在于，所述CPU獲取當前納秒級的系統時間值并保存包括：

所述CPU讀取當前納秒級的第一系統時間值；

所述CPU將讀取到的所述第一系統時間值的秒值保存在第一寄存器中；

所述CPU將讀取到的所述第一系統時間值的納秒值保存在第二寄存器中。

3.根據權利要求1所述的方法，其特征在于，記錄所述網絡處理器接收到所述環回報文的次數包括：

通過第三寄存器對所述環回報文的環回次數進行累加得到所述次數。

4.根據權利要求1所述的方法，其特征在于，獲取所述預定時長達到時的第二系統時間值包括：

CPU讀取納秒級的所述第二系統時間值；

所述CPU將讀取到的所述第二系統時間值的秒值保存在第一寄存器中；

所述CPU將讀取到的所述第二系統時間值的納秒值保存在第二寄存器中。

5.根據權利要求4所述的方法，其特征在于，在所述CPU讀取納秒級的所述第二系統時間值時，還包括：

所述網絡處理器將第三寄存器當前記錄的環回報文的環回次數清空。

6.一種時延性能監測裝置，其特征在于，包括：

觸發模塊，用于在對第一時間戳進行初始化時，觸發網絡處理器開始獲取第二時間戳；

更新模塊，用于在達到預定時長時，更新所述第一時間戳；

執行模塊，用于結合所述更新后的第一時間戳與所述獲取到的第二時間戳來執行延時性能監測；

其中，所述觸發模塊還用于在中央處理器CPU獲取當前納秒級的系統時間值并保存時，觸發網絡觸發器在所述預定時長內，記錄所述網絡處理器接收到環回報文的次數；根據記錄的所述次數以及預先設定的所述網絡處理器每秒接收所述環回報文的次數獲取所述第二時間戳；

所述更新模塊包括：獲取單元，用于獲取所述預定時長達到時的第二系統時間值；更新單元，用于采用所述第二系統時間值更新第一系統時間值；

所述執行模塊包括：獲取單元，用于將所述更新后的第一時間戳與所述獲取到的第二時間戳相加獲取第三時間戳；執行單元，用于在所述預定時長后的下一預定時長內，采用所述第三時間戳執行延時性能監測。