[發(fā)明專利]微處理器中的IO接口輸出電路

有效

• 申請?zhí)枺?/td>: 201110392972.6
• 申請日: 2011-12-01
• 公開（公告）號: CN102521176A
• 公開（公告）日: 2012-06-27
• 發(fā)明（設(shè)計）人: 胡偉平;康海容
• 申請（專利權(quán)）人: 深圳市國微電子股份有限公司
• 主分類號: G06F13/20
• 分類號: G06F13/20
• 代理公司: 深圳市康弘知識產(chǎn)權(quán)代理有限公司 44247
• 代理人: 胡朝陽;孫潔敏

技術(shù)領(lǐng)域

本發(fā)明涉及一種IO（Input?and?Output）接口輸出電路，尤其是涉及一種深亞微米工藝下的微處理器中可以適應(yīng)多種IO電源、具有多種驅(qū)動能力的IO接口輸出電路。

背景技術(shù)

如圖1所示，在目前微處理器的IO接口輸出電路中，數(shù)據(jù)輸出信號IN、使能輸出信號OE經(jīng)過一個與非門AND1和或非門NOR1（輸出使能信號OE經(jīng)過一個反相器X1進(jìn)入或非門NOR1的其中一個輸入端）的控制，傳輸給電平轉(zhuǎn)換電路1轉(zhuǎn)換為IO高壓信號，再經(jīng)由驅(qū)動電路2輸出到PAD上。

其中，平轉(zhuǎn)換電路1包括2個轉(zhuǎn)換網(wǎng)絡(luò)：由2個N型晶體管MP10和MP11、2個N型晶體管MN10和MN11、反相器X2構(gòu)成的第一轉(zhuǎn)換網(wǎng)絡(luò)，晶體管MP10的源極和MP11的源極都連接IO電源（OVDD）；由2個N型晶體管MP12和MP13、2個N型晶體管MN12和MN13、反相器X3構(gòu)成的第二轉(zhuǎn)換網(wǎng)絡(luò)，晶體管MP12的源極和MP13的源極都連接IO電源（OVDD）。而驅(qū)動電路2則包括2?個N型晶體管MP14和MP15和2個N型晶體管MN18和MN19。

但是，現(xiàn)有IO接口輸出電路存在如下缺陷：

1、只能在單一IO電源（OVDD）下工作，關(guān)鍵是電平轉(zhuǎn)換電路1只能將微處理器的內(nèi)核低壓信號轉(zhuǎn)換為一種IO電源電壓值的高壓信號；

2、隨著集成電路的廣泛應(yīng)用，微處理器往往需要面對驅(qū)動不同類型的元器件，為了與這些元器件的負(fù)載相匹配，IO輸出電路也需要具有不同的驅(qū)動能力。但現(xiàn)有IO接口輸出電路顯然無法滿足具有不同驅(qū)動能力的需要。

為了使IO接口輸出電路可以滿足具有不同驅(qū)動能力的需要，一種解決方案是設(shè)計多個如圖1所示的電路，并對驅(qū)動電路的驅(qū)動晶體管尺寸進(jìn)行調(diào)整，以滿足所需要的驅(qū)動能力。但是，這種解決方案的直接缺陷是：電路面積增大、電子元器件數(shù)量增大，使得電路的硬件開銷成倍的增長。

發(fā)明內(nèi)容

為解決現(xiàn)有技術(shù)存在的問題，本發(fā)明提出一種深亞微米工藝下的微處理器中可以適應(yīng)多種IO電源、具有多種驅(qū)動能力的IO接口輸出電路。

本發(fā)明采用如下技術(shù)方案實現(xiàn)：一種微處理器中的IO接口輸出電路，其包括：

用于將微處理器內(nèi)核電源VDD轉(zhuǎn)換成不同電壓的IO電源OVDD的電平轉(zhuǎn)換電路，其包括均連接內(nèi)核電源VDD的轉(zhuǎn)換網(wǎng)絡(luò)和旁路電路；

用于產(chǎn)生并輸出偏置信號pbias、偏置信號nbias和旁路使能信號的偏置電路，偏置信號pbias、旁路使能信號分別輸出至轉(zhuǎn)換網(wǎng)絡(luò)和旁路電路，通過改變偏置信號pbias的電壓大小使轉(zhuǎn)換網(wǎng)絡(luò)適用不同電壓的IO電源OVDD，并當(dāng)IO電源OVDD等于內(nèi)核電源VDD時由旁路使能信號控制旁路電路導(dǎo)通；

用于受偏置信號pbias和偏置信號nbias控制具有不同輸出電阻以具有不同的驅(qū)動能力的驅(qū)動電路，其控制端連接偏置信號pbias和偏置信號nbias。

其中，在偏置信號nbias與地之間連接晶體管MN5，晶體管MN5的柵極連接偏置信號nbias，而源極、漏極和襯底相連并接地。

其中，在偏置信號pbias與IO電源OVDD之間連接晶體管MP9，晶體管MP9的柵極連接偏置信號pbias，而源極、漏極和襯底相連并連接IO電源OVDD。

其中，轉(zhuǎn)換網(wǎng)絡(luò)包括：柵極均連接偏置信號pbias的晶體管MP12和晶體管MP13，晶體管MP12的源極和襯底均通過晶體管MP10連接IO電源OVDD，晶體管MP13的源極和襯底均通過晶體管MP11連接IO電源OVDD，晶體管MP10的源極和襯底連接IO電源OVDD、柵極連接晶體管MP11的漏極，晶體管MP11的源極和襯底連接IO電源OVDD、柵極連接MP10的漏極、漏極接MP10的柵極；柵極均連接內(nèi)核電源VDD的晶體管MN10和晶體管MN11，晶體管MN10的漏極連接晶體管MP12的漏極、源極通過晶體管MN12接地，晶體管MN11的漏極連接晶體管MP13的漏極、源極通過晶體管MN13接地。

其中，旁路電路包括：柵極均連接內(nèi)核電源VDD的晶體管MN14和晶體管MN16；柵極均連接旁路使能信號的晶體管MN15和晶體管MN15；晶體管MN14的漏極連接晶體管MP12的源極、源極連接晶體管MN15的漏極，而晶體管MN15的源極連接晶體管MN12的漏極；晶體管MN16的漏極連接晶體管MP13的源極、源極連接晶體管MN17的漏極，而晶體管MN17的源極連接晶體管MN14的漏極。