[發明專利]一種薄膜晶體管液晶顯示器陣列基板

有效

• 申請號: 201110392767.X
• 申請日: 2011-11-30
• 公開（公告）號: CN103135301A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 周思思;夏志強
• 申請（專利權）人: 上海中航光電子有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明

技術領域

本發明屬于液晶顯示領域，尤其涉及一種薄膜晶體管液晶顯示器陣列基板。

背景技術

現有技術中，薄膜晶體管液晶顯示器陣列基板的一個主像素區的三個次像素區分別為r(紅)，g(綠)，b(藍)，其中，每個主像素區為正方形或者圓形，每個次像素區為長方形。

目前的像素結構一般包括以下幾種：單柵驅動的像素結構，雙柵極驅動的像素結構和三柵極驅動的像素結構。目前常用的是單柵型和雙柵型的像素結構。在相同的解析度下，相較于具有單柵型結構的薄膜晶體管液晶顯示器，具有雙柵型結構的薄膜晶體管液晶顯示器使用較多的柵極驅動芯片與較少的源極驅動芯片。由于柵極驅動芯片的成本與耗電量均小于源極驅動芯片的成本和耗電量，因此，采用雙柵型像素結構的設計可降低成本和耗電量。

現有的一種常用的雙柵型像素結構的薄膜晶體管液晶顯示器陣列基板如圖1所示，包括：設置在基板(圖中未示出)表面上的柵極線G1、G2和共通線C，柵極線上設置有柵極，在柵極線、共通線和基板表面上設置有柵極絕緣層(圖中未示出)，在位于柵極上方柵極絕緣層表面上設置有有源層1，在有源層1和柵極絕緣層表面上設置有數據線，所述數據線包括源極S，漏極D和數據線L，源極S、漏極D、有源層1和柵極一起構成了薄膜晶體管液晶顯示面板的TFT(Thin?Film?Transistor，薄膜晶體管)結構，在數據線和柵極絕緣層表面上設置有鈍化層，所述鈍化層內設置有接觸孔，在鈍化層表面上設置有像素電極P，所述像素電極P通過接觸孔與漏極D電連接。

但是，現有的薄膜晶體管顯示器陣列基板在制作過程中，曝光機在垂直于柵極線方向的許可范圍內偏移仍然會造成薄膜晶體管顯示器顯示品質降低。

發明內容

有鑒于此，本發明的目的在于提供一種薄膜晶體管液晶顯示器陣列基板，以解決現有的薄膜晶體管液晶顯示器陣列基板由于曝光機在垂直于柵極線方向的許可范圍內偏移造成薄膜晶體管顯示器顯示品質降低的問題。

該薄膜晶體管液晶顯示器陣列基板，包括：

第一金屬層，所述第一金屬層內設置有柵極線和共通線；

柵極絕緣層，所述柵極絕緣層設置在第一金屬層表面上；

有源層，所述有源層設置在所述柵極絕緣層表面上；

第二金屬層，所述第二金屬層設置在有源層和柵極絕緣層表面上，且所述第二金屬層內設置有數據線、源極和漏極，所述漏極上與共通線重疊的部分為漏極存儲電容區，所述共通線上與漏極重疊的部分為共通線存儲電容區，在同一個像素區域內，柵極線與所述漏極存儲電容區靠近柵極線一側的距離大于柵極線與共通線靠近柵極線一側的距離，柵極線與所述漏極遠離柵極線一側的距離大于柵極線與共通線存儲電容區遠離柵極線一側的距離。

優選的，所述柵極線與所述漏極存儲電容區靠近柵極線一側的距離比柵極線與共通線靠近柵極線一側的距離大1μm～5μm。

優選的，所述柵極線與所述漏極遠離柵極線一側的距離比柵極線與共通線存儲電容區遠離柵極線一側的距離大1μm～5μm。

優選的，所述第一金屬層設置在基板表面上。

優選的，所述有源層設置在位于柵極線的柵極上方的柵極絕緣層表面上。

優選的，所述漏極的一部分和源極設置在有源層表面上，且所述有源層與柵極、源極、漏極一起構成了薄膜晶體管結構。

優選的，所述第二金屬層表面上設置有鈍化層，所述鈍化層內設置有接觸孔。

優選的，所述鈍化層表面上設置有第三金屬層。

優選的，所述第三金屬層內設置有像素電極，所述像素電極通過接觸孔與漏極電連接。

由于本發明所提供的薄膜晶體管液晶顯示器陣列基板的柵極線與所述漏極存儲電容區靠近柵極線一側的距離大于柵極線與共通線靠近柵極線一側的距離，柵極線與所述漏極遠離柵極線一側的距離大于柵極線與共通線存儲電容區遠離柵極線一側的距離，所以在制作數據線的過程中，若曝光機在垂直柵極線向遠離柵極線的方向發生偏移，則柵極與漏極的重疊面積減小，柵-漏電容減小，本像素的饋通電壓減小，而漏極與共通線的重疊面積會減小，存儲電容亦相應的減小，本像素的饋通電壓會增大，所以因存儲電容的減小造成的像素饋通電壓增大會補償因柵-漏電容減小造成的像素饋通電壓的減??；若曝光機在垂直柵極線向靠近柵極線的方向發生偏移，則柵極與漏極的重疊面積增大，柵-漏電容增大，本像素的饋通電壓增大，而漏極與共通線的重疊面積會增大，存儲電容亦相應的增大，本像素的饋通電壓會增大，所以因存儲電容的增大造成的饋通電壓減小會補償因柵-漏電容增大造成的像素饋通電壓的增大。