[發明專利]基于硅-鍺硅異質結的單晶體管DRAM單元及其制備方法

無效

• 申請號: 201110391692.3
• 申請日: 2011-11-30
• 公開（公告）號: CN102437127A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 黃曉櫓;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L29/06;H01L27/108
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;邢雪紅

1.一種基于硅-鍺硅異質結的單晶體管DRAM單元制備方法，該方法包括以下步驟：

在絕緣體上硅晶片的頂層中形成SiGe外延層；

對該SiGe外延層進行表面干氧氧化工藝，以形成第一導電類型SiGe體區，并且該干氧氧化工藝一直進行到使得該第一導電類型SiGe體區中的鍺含量達到的摩爾比導致該第一導電類型SiGe體區的價帶位置高于該絕緣體上硅晶片的頂層材料的價帶位置后才停止；以及

在經過上述處理的絕緣體上硅晶片中形成包括基于硅-鍺硅的異質結的NMOS晶體管，該NMOS晶體管即該單晶體管。

2.根據權利要求1所述的制備方法，其中形成SiGe外延層包括以下步驟：

在該絕緣體上硅晶片的頂層上進行硬掩模層沉積；

通過光刻和蝕刻工藝在該硬掩模層上形成體區窗口，其中該體區窗口對應于待要形成的該NMOS晶體管的第一導電類型SiGe體區，且該第一導電類型SiGe體區位于該NMOS晶體管的柵極下方；

在該體區窗口中將該絕緣體上硅晶片的頂層硅蝕刻到留下一薄層，作為SiGe外延的籽晶層；

在該籽晶層上進行SiGe選擇性外延生長，使得在該體區窗口內生長該SiGe外延層直到與該絕緣體上硅晶片的頂層硅表面齊平；以及

在形成該SiGe外延層之后，采用濕法蝕刻工藝去除該硬掩模層。

3.根據權利要求1所述的制備方法，其中在對該SiGe外延層進行表面干氧氧化工藝包括以下步驟：

對該絕緣體上硅晶片的其上形成有該SiGe外延層的表面進行干氧氧化工藝，以在該SiGe外延層中形成該第一導電類型SiGe體區，同時還在該絕緣體上硅晶片的整個表面上形成表面SiO₂層；以及

在停止干氧氧化工藝后，以濕法蝕刻工藝去除該表面SiO₂層。

4.根據權利要求3所述的制備方法，該方法還包括以下步驟：

在去除該表面SiO₂層之后，在經過處理的絕緣體上硅晶片表面上外延生長Si襯層，且該Si襯層位于待要形成的該NMOS晶體管的柵極絕緣層下方。

5.根據權利要求1至4中任意一項所述的制備方法，其中所形成的第一導電類型SiGe體區為Si_1-xGe_x層，且0.01≤X≤0.8。

6.根據權利要求1至4中任意一項所述的制備方法，其中該NMOS晶體管還包括由第二導電類型Si材料制成的源區和漏區，分別位于該第一導電類型SiGe體區的兩側，在所述源區和漏區與該SiGe體區之間分別形成該硅-鍺硅異質結。

7.一種基于硅-鍺硅異質結的單晶體管DRAM單元，包括：

絕緣體上硅晶片；以及

NMOS晶體管，形成在該絕緣體上硅晶片上，該NMOS晶體管包括：

第一導電類型SiGe體區，形成在該絕緣體上硅晶片的頂層中，其中該第一導電類型SiGe體區中的鍺含量達到的摩爾比導致該第一導電類型SiGe體區的價帶位置高于該絕緣體上硅晶片的頂層材料的價帶位置；以及

源區和漏區，由第二導電類型Si材料制成，所述源區和漏區分別位于該第一導電類型SiGe體區的兩側，在所述源區和漏區與該SiGe體區之間分別形成硅-鍺硅異質結。

8.根據權利要求7所述的單晶體管DRAM單元，其中在該絕緣體上硅晶片的頂層中、在該NMOS晶體管的柵極下方形成該第一導電類型Si層的薄層，以作為籽晶層來選擇性外延生長SiGe外延層；以及

通過對該SiGe外延層進行表面干氧氧化工藝來形成該第一導電類型SiGe體區，該第一導電類型SiGe體區具有相對于該SiGe外延層而向兩側延伸擴散的曲面形狀。

9.根據權利要求7或8所述的單晶體管DRAM單元，還包括：

Si襯層，位于該絕緣體上硅晶片的其上形成有該第一導電類型SiGe體區的表面上，并位于該NMOS晶體管的柵極絕緣層下方。

10.根據權利要求7或8所述的單晶體管DRAM單元，其中該第一導電類型SiGe體區為Si_1-xGe_x層，且0.01≤X≤0.8。