[發(fā)明專(zhuān)利]檢測(cè)讀取速度受到干擾的方法和檢測(cè)編程干擾的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110391400.6
• 申請(qǐng)日: 2011-11-30
• 公開(kāi)（公告）號(hào): CN102426859A
• 公開(kāi)（公告）日: 2012-04-25
• 發(fā)明（設(shè)計(jì)）人: 龍爽;陳嵐;陳巍巍;楊詩(shī)洋
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): G11C29/50
• 分類(lèi)號(hào): G11C29/50
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 逯長(zhǎng)明;王寶筠

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)器信息讀取和存儲(chǔ)領(lǐng)域，特別是涉及檢測(cè)存儲(chǔ)單元讀取速度受到干擾的方法和檢測(cè)編程時(shí)產(chǎn)生干擾的方法。

背景技術(shù)

整個(gè)閃存存儲(chǔ)器的核心是存儲(chǔ)單元構(gòu)成的陣列，陣列中存儲(chǔ)單元信息的讀取方法參見(jiàn)圖1，存儲(chǔ)單元以普通MOS管為例，每個(gè)存儲(chǔ)單元(cell)有三個(gè)端口，其中一個(gè)是控制端口，相當(dāng)于普通MOS管的柵極，其余兩個(gè)端口相當(dāng)于普通MOS管的源極和漏極。存儲(chǔ)單元的控制端口連接字線(xiàn)，并且陣列中同一行存儲(chǔ)單元的控制端口連接同一字線(xiàn)WL1，字線(xiàn)電位高低實(shí)現(xiàn)對(duì)存儲(chǔ)單元的開(kāi)啟和關(guān)斷。存儲(chǔ)陣列中同一行存儲(chǔ)單元的源極和漏極順次首尾相連，相鄰的兩個(gè)存儲(chǔ)單元的源極和漏極連接在一根位線(xiàn)上。當(dāng)存儲(chǔ)單元處于開(kāi)啟狀態(tài)時(shí)，等效為一個(gè)電阻；當(dāng)存儲(chǔ)單元所存儲(chǔ)的信息為“0”或?yàn)椤?”時(shí)，其電阻值不同。因此，為了讀取存儲(chǔ)單元中存儲(chǔ)的信息，需要在被讀取存儲(chǔ)單元的兩端施加電位差，讀取流過(guò)存儲(chǔ)單元的電流就可以讀取存儲(chǔ)單元中的存儲(chǔ)信息。

通常讀取存儲(chǔ)單元中的信息時(shí)，以讀取圖1中存儲(chǔ)單元cell2為例，字線(xiàn)WL1電平為高后存儲(chǔ)單元cell2開(kāi)啟，位線(xiàn)選通裝置選通存儲(chǔ)單元cell2源極和漏極相連接的兩條位線(xiàn)BLa和BLa+1，使位線(xiàn)BLa和BLa+1分別連接低電平產(chǎn)生電路和電流讀取電路，在位線(xiàn)BLa和BLa+1分別施加低電壓和高電壓，存儲(chǔ)單元cell2兩端的電勢(shì)差導(dǎo)致流過(guò)存儲(chǔ)單元的電流Ibit，流過(guò)存儲(chǔ)單元cell2的電流值記為Ibit。讀取電流I由電流讀取電路讀出，讀取電路讀出的讀取電流值記為I，當(dāng)I＝Ibit時(shí)，這個(gè)讀出的電流值反映存儲(chǔ)單元中存儲(chǔ)的信息。

但是，在對(duì)存儲(chǔ)單元cell2進(jìn)行讀取操作的過(guò)程中，只在位線(xiàn)BLa和BLa+1上分別施加低電壓和高電壓，在與位線(xiàn)BLa相鄰的位線(xiàn)BLa-1上沒(méi)有施加電壓。在進(jìn)行存儲(chǔ)單元cell2讀取操作之前的若干讀取周期過(guò)程中，與施加低電壓的位線(xiàn)BLa相鄰的位線(xiàn)BLa-1由于曾被施加過(guò)讀取信號(hào)，會(huì)有殘留正電荷留在位線(xiàn)BLa-1上，在低電平產(chǎn)生電路和電流讀取電路工作的瞬間，在存儲(chǔ)單元cell1的源極和漏極兩端產(chǎn)生電勢(shì)差，會(huì)在存儲(chǔ)單元cell1上產(chǎn)生泄露電流Ileak1，只要泄露電流Ileak1存在就會(huì)有電荷不斷補(bǔ)充到位線(xiàn)BLa上，直到殘留電荷全部泄漏完畢，BLa才能達(dá)到滿(mǎn)足讀取cell2操作的低電壓值，此時(shí)的讀取操作結(jié)果才能有效。所以殘留電荷和泄漏電流的存在使得讀取操作的結(jié)果不能立刻獲得，這就降低了讀取操作的速度。目前，對(duì)存儲(chǔ)單元cell2進(jìn)行讀取操作的過(guò)程中，只關(guān)注這個(gè)單元的讀取情況，而對(duì)其周?chē)鎯?chǔ)單元(例如cell0、cell1、cell3、cell4)在此過(guò)程中對(duì)讀取操作速度的影響并不清楚。

發(fā)明內(nèi)容

本發(fā)明解決了檢測(cè)存儲(chǔ)單元讀取過(guò)程中讀取速度是否受到干擾，以及檢測(cè)存儲(chǔ)單元編程過(guò)程中對(duì)相鄰單元是否干擾的問(wèn)題。

為達(dá)到上述目的，本發(fā)明提供了一種檢測(cè)讀取速度受到干擾的方法，包括：

選通被讀取存儲(chǔ)單元的字線(xiàn)；選通存儲(chǔ)陣列的至少三根連續(xù)位線(xiàn)，其中

在所述被讀取存儲(chǔ)單元的一根位線(xiàn)施加第一讀取電壓，另一根位線(xiàn)施加第二讀取電壓，所述第二讀取電壓高于第一讀取電壓；

測(cè)量與所述被讀取存儲(chǔ)單元施加第一讀取電壓的位線(xiàn)相鄰的位線(xiàn)的電壓；

計(jì)算流過(guò)與所述被讀取存儲(chǔ)單元相鄰的存儲(chǔ)單元的泄露電流，所述相鄰的存儲(chǔ)單元與所述被讀取存儲(chǔ)單元共用施加第一讀取電壓的位線(xiàn)；

判斷所述泄露電流是否大于預(yù)設(shè)電流值，如果是，信息讀取速度受到所述泄露電流干擾；如果否，信息讀取速度不受所述泄露電流干擾。

相應(yīng)地，本發(fā)明還提供一種檢測(cè)編程干擾的方法，包括：

選通被編程存儲(chǔ)單元的字線(xiàn)；選通存儲(chǔ)陣列的至少三根連續(xù)位線(xiàn)，其中

在所述被編程存儲(chǔ)單元的一根位線(xiàn)施加第一編程電壓，另一根位線(xiàn)施加第二編程電壓；

測(cè)量與所述被編程存儲(chǔ)單元施加第一編程電壓的位線(xiàn)相鄰的位線(xiàn)的電壓；

計(jì)算流過(guò)與所述被編程存儲(chǔ)單元相鄰的存儲(chǔ)單元的泄露電流，所述相鄰的存儲(chǔ)單元與所述被編程存儲(chǔ)單元共用施加第一編程電壓的位線(xiàn)；

判斷所述泄露電流是否大于預(yù)設(shè)電流值，如果是，所述相鄰的存儲(chǔ)單元中存儲(chǔ)信息受到編程干擾；如果否，所述相鄰的存儲(chǔ)單元中存儲(chǔ)信息不受編程干擾。

與現(xiàn)有技術(shù)相比，本發(fā)明具有下列優(yōu)點(diǎn)：