[發明專利]PMOS源漏區離子注入方法及相應的器件制造方法

有效

• 申請號: 201110388784.6
• 申請日: 2011-11-30
• 公開（公告）號: CN102437028A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 曹永峰
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/265
• 分類號: H01L21/265;H01L21/336;H01L21/8238
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造領域，特別是涉及一種PMOS源漏區離子注入方法及相應的器件制造方法。

背景技術

隨著半導體制造技術的飛速發展，為了實現高集成度，半導體器件的尺寸在不斷縮小。在P溝道金屬氧化物半導體(PMOS)器件和互補金屬氧化物半導體(CMOS)器件的制造工藝中，由于器件尺寸的不斷縮小，源漏區結深要求也越來越淺，離子注入的能量要求越來越低，離子注入的劑量越來越高，這使得形成源漏區超淺結的離子注入工藝更加復雜。

在深亞微米工藝中，源漏區超淺結的形成通常使用側墻刻蝕殘膜作為注入墊層，形成源漏區超淺結。但是隨著工藝尺寸的進一步縮小，在65nm及以下工藝中，側墻刻蝕殘膜厚度的不均勻性會導致超淺結深度的不均勻性，所以通常采用單純的硅表面來形成超淺結。

PMOS器件和NMOS器件源漏區超淺結的離子注入使用不同的注入雜質，通常情況下，PMOS使用硼，NMOS使用磷和砷。由于硼原子質量很輕，同等能量下在硅襯底中的注入射程更深，所以對于同樣的結深要求，PMOS采用更低的注入能量，或者采用更加復雜的工藝。因此，如何改進PMOS源漏區超淺結的離子注入工藝，降低工藝難度，是半導體制造工藝中亟待解決的問題。

發明內容

本發明的目的在于提供一種PMOS源漏區離子注入方法及相應的器件制造方法，以改進PMOS源漏區超淺結的離子注入工藝，降低工藝難度。

為解決上述技術問題，本發明提供一種PMOS源漏區離子注入方法，包括下列步驟：

提供一襯底，所述襯底表面形成有柵極結構，所述柵極結構兩側形成有側墻；

在上述結構表面沉積一無定形碳層；

以所述側墻為掩蔽，在所述柵極結構兩側進行PMOS源漏區離子注入，使離子穿過所述無定形碳層注入到襯底內。

在所述的PMOS源漏區離子注入方法中，所述PMOS源漏區離子注入是輕摻雜源漏區離子注入和/或重摻雜源漏區離子注入。

在所述的PMOS源漏區離子注入方法中，所述方法還包括在完成所述PMOS源漏區離子注入之后去除所述無定形碳層的步驟。

在所述的PMOS源漏區離子注入方法中，所述PMOS源漏區離子注入的注入離子為硼或氟化硼。

相應的，本發明還提供一種PMOS器件制造方法，采用所述的PMOS源漏區離子注入方法。

相應的，本發明還提供一種CMOS器件制造方法，在對PMOS區域進行源漏區離子注入之前，在所述PMOS區域表面覆蓋一層無定形碳層，使離子穿過所述無定形碳層注入到所述PMOS區域的襯底內。

在所述的CMOS器件制造方法中，所述方法包括下列步驟：

提供一襯底，所述襯底表面形成有PMOS柵極結構和NMOS柵極結構，所述PMOS柵極結構和所述NMOS柵極結構兩側分別形成有第一側墻；

在上述結構表面沉積一層第一無定形碳層；

在NMOS區域覆蓋光刻膠，暴露出PMOS區域；

以所述第一側墻為掩蔽，在所述PMOS柵極結構兩側進行P型輕摻雜源漏區離子注入，使離子穿過所述第一無定形碳層注入到襯底內，形成P型輕摻雜源漏注入區；

去除所述光刻膠和第一無定形碳層；

在所述PMOS區域覆蓋光刻膠，暴露出所述NMOS區域；

以所述第一側墻為掩蔽，在所述NMOS柵極結構兩側進行N型輕摻雜源漏區離子注入，形成N型輕摻雜源漏注入區，然后去除光刻膠。

在所述的CMOS器件制造方法中，所述方法還包括下列步驟：

去除所述第一側墻，在所述PMOS柵極結構和所述NMOS柵極結構兩側分別形成第二側墻；

在上述結構表面沉積一層第二無定形碳層；

在NMOS區域覆蓋光刻膠，暴露出PMOS區域；

以所述第二側墻為掩蔽，在所述PMOS柵極結構兩側進行P型重摻雜源漏區離子注入，使離子穿過所述第二無定形碳層注入到襯底內，形成P型重摻雜源漏注入區；

去除所述光刻膠和第二無定形碳層；

在所述PMOS區域覆蓋光刻膠，暴露出所述NMOS區域；

以所述第二側墻為掩蔽，在所述NMOS柵極結構兩側進行N型重摻雜源漏區離子注入，形成N型重摻雜源漏注入區，然后去除光刻膠。

在所述的CMOS器件制造方法中，所述P型輕摻雜源漏區離子注入的注入離子為硼或氟化硼。

在所述的CMOS器件制造方法中，所述P型重摻雜源漏區離子注入的注入離子為硼或氟化硼。