[發明專利]一種PWM信號移相電路及控制方法

有效

• 申請號: 201110388700.9
• 申請日: 2011-11-29
• 公開（公告）號: CN102427350A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 孫建波;張錚棟;朱穎;章莉
• 申請（專利權）人: 上海新進半導體制造有限公司
• 主分類號: H03K7/08
• 分類號: H03K7/08
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 逯長明

1.一種脈沖寬度調制PWM信號移相電路，其特征在于，包括：

由串聯于低電位與高電位之間的電阻R和電容C構成的移相相位設定電路，所述電阻R的一端接高電位，所述電容C的一端接低電位；

與輸入PWM信號的PWM_IN端、置位信號PSET端、時鐘信號CLK端連接的移相PWM信號生成電路；

其中，所述置位信號PSET連接于所述電阻和電容之間，所述移相PWM信號生成電路依據置位信號PSET、所述PWM信號周期與脈寬的計數結果對所述PWM信號進行移相，由PWM_OUT端輸出移相后的PWM信號。

2.根據權利要求1所述的電路，其特征在于，所述移相PWM信號生成電路包括：

存儲所述PWM信號周期和脈寬的記憶PWM_IN的周期與脈寬電路；

依據置位信號PSET的充放電狀態，生成置高信號SETH使所述PWM信號置高的PWM_OUT置高信號產生電路；

生成置低信號SETL使所述PWM信號置低的PWM_OUT置低信號產生電路；

依據所述置高信號SETH和置低信號SETL對所述PWM信號進行移相，輸出移相后的PWM信號的PWM_OUT生成電路。

3.根據權利要求2所述的電路，其特征在于，所述記憶PWM_IN的周期與脈寬電路包括：

一輸入端通過第一短延遲電路SD1與所述PWM_IN端連接的第一與門G1，另一輸入端通過依次連接的所述第一短延遲電路SD1、第二短延遲電路SD2、第一非門F1與所述PWM_IN端連接；

復位端輸入端R與所述第一與門G1的輸出端連接的第一計數器COUNTER1，其時鐘脈沖輸入端與所述時鐘信號CLK端相連，其輸出端分別與第一寄存器REG1和第二寄存器REG2的數據預置輸入端相連，且在所述PWM_IN端輸出的PWM信號延遲后的上升沿處重置所述第一計數器COUNTER1中的數值；

所述第一寄存器REG1的時鐘脈沖輸入端通過第二非門F2與所述PWM_IN端連接，輸入的所述PWM信號作為所述第一寄存器REG1的觸發信號，并在所述PWM信號的下降沿時記錄第一計數器COUNTER1的數值，作為所述PWM信號的脈寬計數結果由所述第一寄存器REG1的輸出端輸出；

所述第二寄存器REG2的時鐘脈沖輸入端與所述PWM_IN端連接，輸入的所述PWM信號作為第二寄存器REG2的觸發信號，并在所述PWM信號的上升沿時記錄所述第一計數器COUNTER1的數值，作為所述PWM信號的周期計數結果由所述第二寄存器REG2的輸出端輸出。

4.根據權利要求2所述的電路，其特征在于，所述PWM_OUT置高信號產生電路包括：

同相輸入端與所述置位信號PSET端連接的運算放大器，其反相輸入端與參考電壓VREF端相連，其輸出端與移位寄存器L的置位端S相連，當所述置位信號PSET端開始充電，且所述置位信號PSET端的電壓高于所述參考電壓VREF端輸出的第二參考信號V2時，所述運算放大器的輸出端輸出PWM_OUT置高信號SETH；

一輸入端與所述PWM_IN端相連的第二與門G2，其另一輸入端通過依次相連的第三短延遲電路SD3、第三非門F3與所述PWM_IN端連接，所述第二與門G2的輸出端與所述移位寄存器L的復位端R相連；

柵極與所述移位寄存器L的輸出端Q相連的場效應管，其源極與所述置位信號PSET端相連，漏極接低電位；

其中，在所述置位信號PSET端開始放電使所述置位信號PSET端輸出的電壓置于零電位之后，在所述PWM_IN端輸入的PWM信號下一個上升沿時，所述置位信號PSET端開始充電，所述置位信號PSET端輸出的電壓由零電位上升至所述參考電壓VREF端輸出的第三參考信號V3的時間為所述PWM信號的移相時間。