[發明專利]具有超厚頂層金屬的集成電路的制作方法及集成電路無效
| 申請號: | 201110388318.8 | 申請日: | 2011-11-29 |
| 公開(公告)號: | CN102437107A | 公開(公告)日: | 2012-05-02 |
| 發明(設計)人: | 李磊;胡友存;姬峰;張亮;陳玉文 | 申請(專利權)人: | 上海華力微電子有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L23/522 |
| 代理公司: | 隆天國際知識產權代理有限公司 72003 | 代理人: | 闞梓瑄;馮志云 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 頂層 金屬 集成電路 制作方法 | ||
技術領域
本發明涉及半導體制造領域,特別涉及具有超厚頂層金屬的集成電路的制作方法及具有超厚頂層金屬的集成電路。?
背景技術
隨著半導體集成電路特征尺寸的持續減小,后段互連電阻電容(Resistor?Capacitor,簡稱RC)延遲呈現顯著增加的趨勢,而為了減少后段互連RC延遲,銅互連取代鋁互連成為主流工藝。由于銅互連線的制作方法不能像鋁互連線那樣通過刻蝕金屬層而形成,因此銅大馬士革鑲嵌工藝成為銅互連線的制作的標準方法。銅大馬士革的工藝包括:在平面基板上沉積一介電層;通過光刻和刻蝕工藝在介電層中形成鑲嵌的通孔和溝槽;沉積金屬阻擋層和銅籽晶層;電鍍金屬銅填滿介電層中通孔和溝槽;化學機械研磨平坦化去除介電層上多余金屬,形成平面銅互連。?
由于金屬銅與介電層熱膨脹系數差異大,銅互連金屬層的制作過程中形成的應力會引起基板的翹曲變形,隨著金屬層厚度增加,應力增加,基板變形也隨之增加。特別是對于超厚頂層金屬(UTM)的制造,頂層金屬厚度會達3um或以上,基板會形成非常嚴重的翹曲變形?;鍑乐芈N曲變形可能會造成基板在后續制程中報廢,例如,變形的基板會影響光刻的精確度;或者基板無法被后續機臺載入;或者基板在機臺載入傳輸過程中無法吸附導致掉落摔碎,或者由于基板應力過大而開裂。另外,基板嚴重翹曲變形也會影響到基板的封裝??偠灾?,基板的翹曲變形給集成電路制造帶來相當大的困難,嚴重影響產品良率。?
為了改善超厚頂層金屬對基板翹曲變形的影響有兩種方式:一種方式是去除超厚頂層金屬層中的冗余金屬,通過降低金屬圖形的密度來降低金屬銅引起的應力,這種方式能夠在一定程度上減輕基板翹曲變形,然而這種方式會惡化化學機械研磨工藝;另一種方式是增加一塊單獨冗余金屬光掩模版制作淺冗余金屬,通過降低冗余金屬厚度來改善基板翹曲變形,該種方式雖然不會惡化化學機械研磨工藝,但這需要增加光刻刻蝕工藝步驟,工藝復雜,?生產成本高。?
因此,對于具有超厚頂層金屬的集成電路,在不影響化學機械研磨(CMP)工藝,并且不增加工藝步驟的基礎上,如何改善超厚頂層金屬對基板翹曲變形的影響是集成電路領域所面臨的亟待解決的技術問題。?
發明內容
本發明提出一種具有超厚頂層金屬的集成電路的制作方法,其在不影響化學機械研磨工藝,并且不增加工藝步驟的基礎上,能夠改善超厚頂層金屬對基板翹曲變形的影響。?
為實現上述目的,本發明采用如下技術方案:?
本發明的具有超厚頂層金屬的集成電路的制作方法,包括如下步驟:?
S1、在半導體基板的金屬層上依次沉積刻蝕阻擋層和介電層;?
S2、在所述介電層上旋涂第一光刻膠層,通過通孔光掩模版光刻形成通孔圖形和冗余溝槽圖形,其中所述通孔圖形位于所述半導體基板的金屬層內的銅互連線上方;?
S3、沿著所述通孔圖形和冗余溝槽圖形向下部分刻蝕所述介電層,形成部分通孔和冗余溝槽,其中刻蝕深度要求為:保證后續金屬溝槽刻蝕后所述部分通孔底部正好置于所述刻蝕阻擋層上表面;然后,去除所述第一光刻膠層的剩余部分;?
S4、在所述介電層上旋涂第二光刻膠層,通過金屬層光掩模版光刻形成金屬溝槽圖形;?
S5、沿著所述金屬溝槽圖形向下刻蝕所述介電層,使所述部分通孔底部止于所述刻蝕阻擋層上表面;去除所述第二光刻膠層的剩余部分;繼續刻蝕打開所述部分通孔底部的刻蝕阻擋層,露出所述銅互連線,形成金屬溝槽和通孔;?
S6、金屬化超厚頂層金屬層:分別在所述通孔、所述金屬溝槽和所述冗余溝槽內壁上沉積金屬阻擋層和銅籽晶層;然后分別在所述通孔、金屬溝槽和所述冗余溝槽內電鍍填充金屬銅;化學機械研磨所述金屬銅,表面平坦化,去除所述介電層上多余金屬,最終形成具有超厚互連線金屬、互連通孔和淺冗余金屬的超厚頂層金屬層雙大馬士結構。?
其中,所述超厚互連線金屬的厚度為20,000-40,000A;所述互連通孔的?高度為2,000-10,000A。?
所述淺冗余金屬厚度是所述互連通孔高度的1.2-2倍。?
所述步驟S1中沉積刻蝕阻擋層和介電層的工藝為CVD沉積法。?
所述步驟S1中的刻蝕阻擋層的材料選自SiCN、SiN、SiC、SiCO中的一種或多種。?
所述介電層的材料選自USG、FSG的一種或兩種。?
所述步驟S6中的金屬阻擋層的材料選自TaN、Ta的一種或兩種。?
所述步驟S6中金屬阻擋層采用PVD沉積工藝。?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司,未經上海華力微電子有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110388318.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





