[發明專利]半導體器件及制造半導體器件的方法

有效

• 申請號: 201110387820.7
• 申請日: 2011-11-29
• 公開（公告）號: CN102623489A
• 公開（公告）日: 2012-08-01
• 發明（設計）人: 淺野正義;三谷純一
• 申請（專利權）人: 富士通半導體股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L27/02;H01L21/28;H01L21/8234
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;黃綸偉

1.一種半導體器件，包括：

橫向擴散金屬氧化物半導體晶體管；以及

靜電放電保護元件，其中，

所述橫向擴散金屬氧化物半導體晶體管包括：

第一柵電極，其形成在半導體基底上，絕緣膜介于所述半導體基底和所述第一柵電極之間；

第一主體區域，其通過將第一導電類型的雜質注入到所述半導體基底中而形成，并且布置在所述第一柵電極的一個邊緣側；

第二導電類型的第一源極區域，其布置在所述第一主體區域的上部中；

第一元件隔離膜，其形成在所述半導體基底的上部中，并且被布置成與所述第一柵電極重疊；

第一漏極區域，其形成在所述半導體基底內部，包括所述第二導電類型的雜質，并且被布置在與所述第一元件隔離膜的邊緣部分接觸并與所述第一柵電極分開的位置；以及

第一漂移區域，其形成在所述半導體基底內部，包括所述第二導電類型的雜質，并且與所述第一主體區域和所述第一漏極區域接觸，并且所述靜電放電保護元件包括：

第二柵電極，其形成在所述半導體基底上，絕緣膜介于所述半導體基底和所述第二柵電極之間；

第二主體區域，其形成在所述半導體基底內部，包括所述第一導電類型的雜質，并且被布置在所述第二柵電極的一個邊緣側；

所述第二導電類型的第二源極區域，其布置在所述主體區域的上部中；

第二元件隔離膜，其形成在所述半導體基底的上部中，并且被布置成與所述第二柵電極重疊；

陽極區域，其形成在所述半導體基底內部，包括所述第一導電類型的雜質，并且被布置在與所述第二元件隔離膜的邊緣部分接觸并與所述第二柵電極分開的位置；

第三元件隔離膜，其形成在所述半導體基底的上部中，并且被布置為鄰近所述陽極區域；

第二漏極區域，其形成在所述半導體基底內部，包括所述第二導電類型的雜質，并且與所述第三元件隔離膜接觸；以及

第二漂移區域，其形成在所述半導體基底內部，包括所述第二導電類型的雜質，并且與所述第二主體區域、所述陽極區域和所述第二漏極區域接觸，其中

所述半導體器件具有A1≥A2并且B1＜B2的關系，其中，A1表示所述第一柵電極和所述第一元件隔離膜的重疊長度；A2表示所述第二柵電極和所述第二元件隔離膜的重疊長度；B1表示所述第一柵電極和所述第一漏極區域之間的距離；并且B2表示所述第二柵電極與所述陽極區域之間的距離。

2.根據權利要求1所述的半導體器件，其中，

所述第一元件隔離膜、所述第二元件隔離膜和所述第三元件隔離膜是通過使用淺溝隔離方法形成的氧化物膜。

3.根據權利要求1或2所述的半導體器件，其中，

所述第一主體區域被所述第一漂移區域包圍，并且

所述第二主體區域被所述第二漂移區域包圍。

4.根據權利要求1或2所述的半導體器件，其中，

所述第一主體區域和所述第一漂移區域在垂直方向上彼此不重疊，并且

所述第二主體區域和所述第二漂移區域在所述垂直方向上彼此不重疊。

5.根據權利要求1或2所述的半導體器件，其中，

所述第一漂移區域被所述第一主體區域包圍，并且

所述第二漂移區域被所述第二主體區域包圍。

6.根據權利要求1或2所述的半導體器件，其中，

所述第一柵電極和所述第二柵電極都形成為環形。