[發明專利]一種串級控制系統的抗積分飽和的控制方法和系統

有效

• 申請號: 201110386509.0
• 申請日: 2011-11-28
• 公開（公告）號: CN102426431A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 萬文軍;李軍
• 申請（專利權）人: 廣東電網公司電力科學研究院
• 主分類號: G05B19/04
• 分類號: G05B19/04
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 王茹;曾旻輝

1.一種串級控制系統的抗積分飽和的控制方法，其特征是，包括步驟：

(1)根據輸入量判斷積分飽和的方向，以及輸出邏輯判斷量；

(2)延遲輸出所述邏輯判斷量，以及將延遲輸出的所述邏輯判斷量一部分送入串級控制系統的跟蹤條件引腳；

(3)根據另一部分延遲輸出的所述邏輯判斷量選擇預設的跟蹤量；獲取導前量，以及將所述導前量和選擇的跟蹤量送入串級控制系統的跟蹤量引腳。

2.根據權利要求1所述的串級控制系統的抗積分飽和的控制方法，其特征是，所述步驟(1)具體為：

接收輸入量，以及根據輸入量、預設的上限值和預設的下限值進行積分飽和方向的判斷，當輸入量大于所述預設的上限值時，判斷積分飽和的方向為向上，并輸出第一判斷量；當輸入量小于等于所述預設的上限值時，輸出第二判斷量；當輸入量小于所述預設的下限值時，判斷積分飽和的方向為向下，并輸出第三判斷量；當輸入量大于等于所述預設的下限值時，輸出第四判斷量；

根據所述第一邏輯判斷量或者第二邏輯判斷量輸出第一脈沖輸出量；

根據所述第三邏輯判斷量或者第四邏輯判斷量輸出第二脈沖輸出量；

根據所述第一脈沖輸出量和第二脈沖輸出量進行或運算，輸出邏輯判斷量。

3.根據權利要求2所述的串級控制系統的抗積分飽和的控制方法，其特征是，所述邏輯判斷量包括高電平信號或者低電平信號；所述步驟(2)具體為：

延遲輸出一部分邏輯判斷量，當該部分邏輯判斷量為高電平時，延遲預定的一段時間后輸出高電平；當該部分邏輯判斷量為低電平時，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級控制系統的外回路PID的跟蹤條件引腳；

延遲輸出另一部分邏輯判斷量，當該另一部分邏輯判斷量為高電平時，立即輸出高電平，當該另一部分邏輯判斷量為低電平時，延遲預定的一段時間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級控制系統的內回路PID的跟蹤條件引腳；

以及延遲輸出所述第二脈沖輸出量，當所述第二脈沖輸出量為高電平時，立即輸出高電平；當所述第二脈沖輸出量為低電平時，延遲預定的一段時間后，輸出低電平。

4.根據權利要求2所述的串級控制系統的抗積分飽和的控制方法，其特征是，所述邏輯判斷量包括高電平信號或者低電平信號；所述步驟(2)具體為：

延遲輸出一部分邏輯判斷量，當該部分邏輯判斷量為高電平時，延遲預定的一段時間后輸出高電平；當該部分邏輯判斷量為低電平時，立即輸出低電平；以及將延遲輸出的高電平或者低電平送入串級控制系統的外回路PID的跟蹤條件引腳；

延遲輸出另一部分邏輯判斷量，當該另一部分邏輯判斷量為高電平時，立即輸出高電平，當該另一部分邏輯判斷量為低電平時，延遲預定的一段時間后輸出低電平；以及將延遲輸出的高電平或者低電平送入串級控制系統的內回路PID的跟蹤條件引腳；

以及延遲輸出所述第一脈沖輸出量，當所述第一脈沖輸出量為高電平時，延遲預定的一段時間后，輸出高電平；當所述第一脈沖輸出量為低電平時，立即輸出低電平。

5.根據權利要求3所述的串級控制系統的抗積分飽和的控制方法，其特征是，所述步驟(3)具體為：

獲取導前量，以及將所述導前量引入串級控制系統的外回路PID跟蹤量引腳；

產生第一常數和第二常數；其中，所述第一常數小于所述預設的上限值，所述第二常數大于所述預設的下限值；

根據延遲輸出的所述第二脈沖輸出量選擇所述第一常數或者所述第二常數，當該輸出量為高電平時，選擇所述第二常數；當該輸出量為低電平時，選擇所述第一常數；以及將選擇所述第一常數或者所述第二常數送入串級控制系統的內回路PID跟蹤量引腳。

6.根據權利要求4所述的串級控制系統的抗積分飽和的控制方法，其特征是，所述步驟(3)具體為：

獲取導前量，以及將所述導前量引入串級控制系統的外回路PID跟蹤量引腳；

產生第一常數和第二常數；其中，所述第一常數小于所述預設的上限值，所述第二常數大于所述預設的下限值；

根據延遲輸出的所述第一脈沖輸出量選擇所述第一常數或者所述第二常數，當該輸出量為高電平時，選擇所述第一常數；當該輸出量為低電平時，選擇所述第二常數；以及將選擇所述第一常數或者所述第二常數送入串級控制系統的內回路PID跟蹤量引腳。