[發(fā)明專(zhuān)利]具有部分冗余通孔的集成電路制作方法及集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201110386297.6
• 申請(qǐng)日: 2011-11-28
• 公開(kāi)（公告）號(hào): CN102437105A
• 公開(kāi)（公告）日: 2012-05-02
• 發(fā)明（設(shè)計(jì)）人: 李磊;胡友存;姬峰;張亮;陳玉文
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海華力微電子有限公司
• 主分類(lèi)號(hào): H01L21/768
• 分類(lèi)號(hào): H01L21/768;H01L23/538
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 馮志云;呂俊清

1.一種具有部分冗余通孔的集成電路制作方法，在于形成具有雙大馬士革工藝的集成電路，該方法具有以下步驟：

第一步：在半導(dǎo)體基體(1)上的第一金屬層(2)上依次沉積第一介電刻蝕阻擋層(3)，以作為互連通孔刻蝕阻擋層；沉積第一介電層(4)；沉積金屬刻蝕阻擋層(5)；

第二步：光刻并刻蝕所述的金屬刻蝕阻擋層(5)，以便在形成冗余通孔的預(yù)定位置形成冗余通孔刻蝕阻擋層(6)；

第三步：沉積第二介電層(7)以及介電保護(hù)層(8)，使得所述的冗余通孔刻蝕阻擋層(6)在所述的第一介電層(4)和所述的第二介電層(7)之間；

第四步：在所述的介電保護(hù)層(8)上沉積金屬硬掩模(12)，并光刻和刻蝕該金屬硬掩模(12)形成互連線(xiàn)金屬(11)以及冗余金屬(DM)所需要的溝槽圖形；

第五步：在上述溝槽內(nèi)光刻和部分刻蝕形成一定深度互連全通孔(9)以及冗余通孔(D)，去除剩余光阻，再以上述金屬硬掩模(12)作為掩模版在第二介電層(7)中刻蝕形成互連線(xiàn)金屬(11)以及冗余金屬(DM)所需要的溝槽，并打開(kāi)互連全通孔(9)底部的第一介電刻蝕阻擋層(3)，冗余通孔(10)止于冗余通孔刻蝕阻擋層(6)，形成雙大馬士革結(jié)構(gòu)；

或者以上述金屬硬掩模(12)作為掩模版在第二介電層(7)中刻蝕形成互連線(xiàn)金屬(11)以及冗余金屬(DM)所需要的溝槽，再光刻和刻蝕形成互連全通孔(9)以及冗余通孔(D)，所述的互連全通孔(9)打開(kāi)互連通孔底部的第一介電刻蝕阻擋層(3)，冗余通孔(10)止于冗余通孔刻蝕阻擋層(6)，并且形成雙大馬士革結(jié)構(gòu)；

第六步：依次沉積金屬阻擋層、銅籽晶層、電鍍填充金屬銅，以及化學(xué)/機(jī)械研磨(CMP)平坦化去除多余金屬至第二介電層(7)，最終形成具有所述的互連線(xiàn)金屬(11)及所述的冗余金屬(DM)的第二金屬層(10)。

2.如權(quán)利要求1所述的制作方法，其中，所述的沉積第一介電刻蝕阻擋層(3)以及所述的第一介電層(4)、第二介電層(7)的工藝采用CVD沉積法。

3.如權(quán)利要求1所述的制作方法，其中，所述的第一介電刻蝕阻擋層(3)、選自SiCN、SiN、SiC、SiCO中的一種或多種。

4.如權(quán)利要求1所述的制作方法，其中，所述的第一介電層(4)、第二介電層(7)材料為SiOCH?Low-K介電材料。

5.如權(quán)利要求1所述的制作方法，其中，形成的所述的冗余通孔刻蝕阻擋層(6)的尺寸大于所述的冗余通孔(D)，并且包裹所述的冗余通孔(D)，但不能與互連全通孔(9)有重疊。

6.如權(quán)利要求1所述的制作方法，其中，所述的介電保護(hù)層(8)采用CVD沉積法沉積SiO₂的工藝形成。

7.如權(quán)利要求1所述的制作方法，其中，所述的金屬刻蝕阻擋層(5)和金屬硬掩模(12)通過(guò)PVD方法沉積，所述的金屬刻蝕阻擋層(5)和金屬硬掩模(12)的材料為T(mén)iN、Ti、TaN、Ta、W、WN中的一種或多種。

8.如權(quán)利要求1所述的制作方法，其中，所述的金屬阻擋層可以通過(guò)PVD或ALD方法沉積TaN、Ta、TiN、Ti中的一種或多種形成。

9.如權(quán)利要求1所述的制作方法，其中，所述的銅籽晶層可采用PVD沉積形成。

10.一種具有部分冗余通孔填充的雙大馬士革制造工藝的集成電路，其特征在于使用權(quán)利要求1-9中任一項(xiàng)所述的制作方法制作。