[發(fā)明專利]具有部分冗余通孔的集成電路制作方法及集成電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201110386296.1
• 申請(qǐng)日: 2011-11-28
• 公開(kāi)（公告）號(hào): CN102437104A
• 公開(kāi)（公告）日: 2012-05-02
• 發(fā)明（設(shè)計(jì)）人: 李磊;胡友存;姬峰;張亮;陳玉文
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768
• 代理公司: 隆天國(guó)際知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 馮志云;呂俊清

1.一種具有部分冗余通孔的集成電路制作方法，在于形成具有雙大馬士革工藝的集成電路，該方法具有以下步驟：

首先第一步是在半導(dǎo)體基體(1)上的第一金屬層(2)上依次沉積刻蝕阻擋層(3)、介電層(4)、介電硬掩模(6)、金屬硬掩模(7)；

第二步為先在所述的金屬硬掩模(7)上旋涂光阻層，并在光阻層上光刻形成互連全通孔(12)圖形，然后蝕刻打開(kāi)所述的金屬硬掩模(7)和介電硬掩模(6)，通過(guò)灰化去除剩余光阻材料，在上述金屬硬掩模(7)和介電硬掩模(6)上形成互連全通孔(12)圖形；再在所述的金屬硬掩模(7)上旋涂光阻層，并在光阻層上光刻形成冗余通孔(D)圖形，然后刻蝕打開(kāi)上述金屬硬掩模(7)，灰化去除剩余光阻，在所述的金屬硬掩模(7)上形成冗余通孔(D)圖形；

或者：先在所述的金屬硬掩模(7)上旋涂光阻層，并在光阻層上光刻形成冗余通孔(D)圖形，然后刻蝕打開(kāi)上述金屬硬掩模(7)，灰化去除剩余光阻，在所述的金屬硬掩模(7)上形成冗余通孔(D)圖形；再在所述的金屬硬掩模(7)上旋涂光阻層，并在光阻層上光刻形成互連全通孔(12)圖形，然后蝕刻打開(kāi)所述的金屬硬掩模(7)和介電硬掩模(6)，通過(guò)灰化去除剩余光阻材料，在上述金屬硬掩模(7)和介電硬掩模(6)上形成互連全通孔(12)圖形；

第三步為通過(guò)金屬硬掩模全刻蝕互連全通孔(12)和冗余通孔(D)，其中的所述的互連全通孔(12)止于所述的刻蝕阻擋層(3)，所述的冗余通孔(D)底部高于所述的刻蝕阻擋層(3)；

第四步為旋涂BARC(8)填充通孔，形成BARC層(8)，再旋涂光阻層(9)，光刻在所述的光阻層(9)上形成互連線金屬(11)和冗余金屬(DM)的溝槽圖形；

第五步為刻蝕上一步的溝槽圖形，在所述的互連全通孔(12)底部打開(kāi)所述的刻蝕阻擋層(3)，在所述的介電層上(4)形成所述的互連線金屬(11)的溝槽、冗余金屬(DM)的溝槽以及互連全通孔(12)，形成雙大馬士革結(jié)構(gòu)

第六步沉積金屬阻擋層、銅籽晶層、電鍍填充金屬銅，以及化學(xué)/機(jī)械研磨平坦化去除多余金屬，研磨至介電層(4)，最終形成第二金屬層(10)的步驟。

2.如權(quán)利要求1所述的制作方法，其中，第一步的形成所述的介電層(4)上還包括沉積介電保護(hù)層(5)的步驟。

3.如權(quán)利要求1所述的制作方法，其中，所述的沉積刻蝕阻擋層(3)的工藝為CVD沉積法沉積SiCN、SiN、SiC、SiCO中的一種或多種材料形成。

4.如權(quán)利要求1所述的制作方法，其中，所述的沉積介電硬掩模(6)的工藝為CVD沉積法沉積SiCN、SiN、SiC、SiCO中的一種或多種材料形成。

5.如權(quán)利要求1所述的制作方法，其中，所述的沉積金屬硬掩模(7)為PVD沉積TiN、Ti、TaN、Ta、W、WN中的一種或多種材料來(lái)形成。

6.如權(quán)利要求1所述的制作方法，其中，所述的金屬阻擋層可以通過(guò)PVD或ALD方法沉積TaN、Ta、TiN、Ti中的一種或多種形成。

7.如權(quán)利要求1所述的制作方法，其中，所述的銅籽晶層采用PVD沉積形成。