[發明專利]用于射頻工藝中的電感地屏蔽結構

有效

• 申請號: 201110385996.9
• 申請日: 2011-11-28
• 公開（公告）號: CN102412230A
• 公開（公告）日: 2012-04-11
• 發明（設計）人: 蔡描;周天舒;黃景豐;李平梁
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路制造領域，屬于一種用于射頻工藝中的電感地屏蔽結構。

背景技術

片上電感是射頻CMOS或BiCMOS集成電路中的重要元件，廣泛應用于壓控振蕩器、低噪聲放大器等各種射頻電路模塊中，其中電感的品質因數對電路的性能具有重要的影響。

片上電感有多種形式的能量損耗機理，包括螺旋電感本身的電阻帶來的能量損耗、趨膚效應、鄰近效應、頂層金屬線圈傳導到襯底之間的位移電流損耗和襯底渦流效應等，這些損耗機理都可以導致其品質因數下降。

在普通的射頻工藝中采用的襯底電阻率較低，一般在8歐姆·厘米～20歐姆·厘米，在低電阻率襯底上制作的電感受到襯底渦流效應的影響比較大，通常的作法是在襯底上制作地屏蔽結構來減少襯底渦流。但是常規的地屏蔽結構是通過接地環來接地的，如圖1所示，通過周圍一圈連接成環狀接地，這樣會在接地環上存在微小的渦流，影響電感的品質因數。

發明內容

本發明要解決的技術問題是提供一種用于射頻工藝中的電感地屏蔽結構，可以減少襯底渦流損耗對電感的影響，提高普通射頻工藝中的電感品質因數。

為解決上述技術問題，本發明的用于射頻工藝中的電感地屏蔽結構，包括四根接地線，所述四根接地線呈十字狀分布且其靠近的內部一端互不接觸，每條接地線在其所在平面內引出多條阻擋線，所述阻擋線分別垂直于所在的接地線且互不相交。

進一步地，位于兩條水平接地線上方的垂直接地線引出的阻擋線向右延伸，下方的垂直接地線引出的阻擋線向左延伸；位于兩條垂直接地線左方的水平接地線引出的阻擋線向上延伸，右方的水平接地線引出的阻擋線向下延伸。

或者，位于兩條水平接地線上方的垂直接地線引出的阻擋線向左延伸，下方的垂直接地線引出的阻擋線向右延伸；位于兩條垂直接地線左方的水平接地線引出的阻擋線向下延伸，右方的水平接地線引出的阻擋線向上延伸。

本發明的地屏蔽結構通過從地屏蔽圖形的中心引出連接線接地，接地線的中心是斷開的，減少了圖形之間的電流干擾，同時，每條接地線引出多條阻擋線，每條接地線引出的阻擋線互相垂直，阻礙了襯底渦流的通路，減少了襯底渦流損耗對電感的影響，達到提高普通射頻工藝中的電感品質因數的目的。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是已知的電感地屏蔽結構的示意圖；

圖2是本發明中電感地屏蔽結構的一種示意圖；

圖3是本發明中電感地屏蔽結構的另一種示意圖。

其中附圖標記說明如下：

1為接地線；2阻擋線。

具體實施方式

本發明的用于射頻工藝中的電感地屏蔽結構，包括四根接地線1，所述四根接地線1呈十字狀分布且其靠近的內部一端互不接觸，每條接地線1在其所在平面內引出多條阻擋線2，所述阻擋線2分別垂直于所在的接地線1且互不相交。

如圖2所示，位于兩條水平接地線上方的垂直接地線引出的阻擋線2向右延伸，下方的垂直接地線引出的阻擋線2向左延伸；位于兩條垂直接地線左方的水平接地線引出的阻擋線2向上延伸，右方的水平接地線引出的阻擋線2向下延伸。

如圖3所示，位于兩條水平接地線上方的垂直接地線引出的阻擋線2向左延伸，下方的垂直接地線引出的阻擋線2向右延伸；位于兩條垂直接地線左方的水平接地線引出的阻擋線2向下延伸，右方的水平接地線引出的阻擋線2向上延伸。

這種地屏蔽結構圖形可以用各種材料形成，如深溝槽隔離層、n型和p型摻雜層，poly層等。地屏蔽圖形的寬度和間距可以根據工藝層次的最小設計規則定義，并且適用于于各種形狀和結構的電感。

本發明的地屏蔽結構從地屏蔽圖形的中心引出連接線接地，不是從接地環引出接地線，這樣可以減少襯底渦流的影響，并且接地線的中心是斷開的，減少了地屏蔽圖形之間的電流干擾，同時，每條接地線引出多條阻擋線，每條接地線引出的阻擋線互相垂直，阻礙了襯底渦流的通路，減少了襯底渦流損耗對電感的影響，達到提高普通射頻工藝中的電感品質因數的目的。

以上通過具體實施例對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可對地屏蔽圖形結構等做出許多變形和等效置換，這些也應視為本發明的保護范圍。