[發明專利]一種MOS型高壓集成電路及制作方法

有效

• 申請號: 201110385317.8
• 申請日: 2011-11-28
• 公開（公告）號: CN103137623A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 潘光燃
• 申請（專利權）人: 北大方正集團有限公司;深圳方正微電子有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 北京同達信恒知識產權代理有限公司 11291
• 代理人: 黃志華

技術領域

本發明涉及半導體集成電路制造領域，尤其涉及一種MOS型高壓集成電路及制作方法。

背景技術

半導體集成電路，按照器件結構分類，有雙極型集成電路、MOS型集成電路、雙極和MOS混合集成電路(簡稱為BiCMOS)、雙極/MOS/功率雙擴散MOS混合集成電路(簡稱為BCD)等；按照工作電壓分類，有低壓集成電路和高壓集成電路。

MOS型高壓集成電路的定義：在常規的低壓集成電路(工作電壓3.3～6伏)基礎上，集成了高壓NMOS和高壓PMOS，應用電壓大于6伏(一般都大于9伏)的MOS型集成電路；在MOS型高壓集成電路中，一般都至少包含有低壓NMOS、低壓PMOS(統稱為低壓CMOS)和高壓NMOS、高壓PMOS(統稱為高壓MOS)，小部分MOS型高壓集成電路中不包含高壓PMOS。

如圖1所示，在MOS型高壓集成電路中，其中的低壓CMOS部分都是常規的器件結構和制造方法，而其中的高壓MOS部分有多種器件結構和制造方法；現有技術中，9～18伏MOS型高壓集成電路的器件結構和制造方法如下：

步驟101，在襯底上制作N阱和P阱；

步驟102，制作場氧化層(Fox)和P場摻雜區(PF)；

步驟103，制作柵氧化層和多晶硅柵；

步驟104，N型漂移區(N-)光刻、離子注入；

步驟105，P型漂移區(P-)光刻、離子注入；

步驟106，漂移區擴散；

步驟107，制作N型輕摻雜漏區(NLDD)和側墻；

步驟108，N型重摻雜源漏區(N+)光刻、離子注入；

步驟109，P型重摻雜源漏區(P+)光刻、離子注入；

步驟110，退火(生成的MOS型高壓集成電路如圖2所示)。

在以上工藝流程中，N型漂移區(N-)和P型漂移區(P-)是為了實現高壓NMOS和高壓PMOS而制作的，即上述流程中步驟104、105和106是為了制作高壓NMOS和高壓PMOS而設置的工藝步驟，這種MOS型高壓集成電路的制造成本比較高。

發明內容

本發明提供一種MOS型高壓集成電路及制作方法，本發明所提供的方法解決現有技術中制作高壓集成電路的工序復雜，并且制造成本比較高的問題。

本發明提供一種MOS型高壓集成電路，包括：

設置在襯底上的高壓PMOS和高壓NMOS，其中，高壓PMOS的溝道長度等于設置在該高壓PMOS上的多晶硅柵與N阱有源區的疊加寬度，高壓NMOS的溝道長度等于設置在該高壓NMOS上的多晶硅柵的寬度；

在高壓NMOS的漏極結構中的第一重摻雜漏區N+的側壁被輕摻雜漏區NLDD包圍，所述第一重摻雜漏區N+的側壁與側墻邊緣和場氧化層邊緣間隔設定距離；

在高壓PMOS的漏極結構中第二重摻雜漏區P+的側壁被P場摻雜區PF包圍，所述第二重摻雜漏區P+的側壁與多晶硅柵邊緣間隔設定距離。

在高壓PMOS的漏極結構中，多晶硅柵的一部分延伸至場氧化層上方。

NLDD的摻雜濃度與第一重摻雜漏區N+濃度的比值小于第一閾值；P場摻雜區PF的摻雜濃度與第二重摻雜漏區P+的濃度的比值小于第二閾值。

本發明還提供一種MOS型高壓集成電路的制造方法，包括：

在襯底上制作N阱和P阱，并按照MOS型高壓集成電路規則在N阱和P阱表面的設定區域覆蓋場氧化層，形成場區和有源區；

在N阱和P阱的設定區域中注入硼離子形成P場摻雜區PF；

在有源區表面生成柵氧化層；

在N阱柵氧化層和場氧化層的表面形成第一多晶硅柵，在P阱柵氧化層表面形成第二多晶硅柵；

在第二多晶硅柵兩側的P阱中制作N型輕摻雜漏區NLDD；

在第一多晶硅柵和第二多晶硅柵的兩側制作側墻；

在P阱和N阱中進行光刻、離子注入和退火形成N型重摻雜源漏區N+和P型重摻雜源漏區P+。

第一多晶硅柵延伸至場氧化層Fox上方設定長度。

所述設定長度為0.5～1.5微米中的任一值。

所述P場摻雜區PF的設定區域包括：

高壓PMOS的源極與漏極之間的場氧化層下方，高壓PMOS漏極側面的場氧化層下方，高壓NMOS區域中所有場氧化層的下方。

上述技術方案中的一個或兩個，至少具有如下技術效果：

本發明實施例所提供的方法和裝置，弱化了高壓MOS集成電路的表面電場，將高壓MOS的源漏擊穿由表面轉移至體內，源漏擊穿電壓因此大大提升。