[發(fā)明專利]一種圖形化全耗盡絕緣體上Si/NiSi2襯底材料及其制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110384180.4
• 申請(qǐng)日: 2011-11-28
• 公開（公告）號(hào): CN103137546A
• 公開（公告）日: 2013-06-05
• 發(fā)明（設(shè)計(jì)）人: 俞文杰;張波;趙清太;狄增峰;張苗;王曦
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L21/8248
• 代理公司: 上海光華專利事務(wù)所 31219
• 代理人: 李儀萍

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體領(lǐng)域，特別是涉及一種圖形化全耗盡絕緣體上Si/NiSi₂襯底材料及其制備方法。

背景技術(shù)

BiCMOS是繼CMOS后的新一代高性能VLSI工藝。CMOS以低功耗、高密度成為80年VLSI的主流工藝。隨著尺寸的逐步縮小，電路性能不斷得到提高，但是當(dāng)尺寸降到1um以下時(shí)，由于載流子速度飽和等原因，它的潛力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，其基本思想是以CMOS器件為主要單元電路，而在要求驅(qū)動(dòng)大電容負(fù)載之處加入雙極器件或電路，發(fā)揮各自的優(yōu)勢(shì)，克服缺點(diǎn)，可以使電路達(dá)到高速度、低功耗。因此BiCMOS電路既具有CMOS電路高集成度、低功耗的優(yōu)點(diǎn)，又獲得了雙極電路高速、強(qiáng)電流驅(qū)動(dòng)能力的優(yōu)勢(shì)。

SOI(Silicon-On-Insulator，絕緣襯底上的硅)技術(shù)是在頂層硅和背襯底之間引入了一層埋氧化層。SOI結(jié)構(gòu)可以實(shí)現(xiàn)MOS數(shù)字電路芯片上電路元件之間的全介質(zhì)隔離；SOI加上深槽隔離，也可使雙極或BiCMOS模擬和混合信號(hào)電路芯片上的元件實(shí)現(xiàn)全介質(zhì)隔離。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢(shì)，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。

傳統(tǒng)的SOI襯底包括背襯底，絕緣層以及絕緣層上的頂層硅，一般的SOI雙極電路、BiCMOS電路的制造需要在傳統(tǒng)SOI頂層硅中制作集電區(qū)重?fù)诫s埋層，以降低集電極電阻與增加襯底的擊穿電壓，但是，這樣的制作工藝步驟復(fù)雜，且占用了部分頂層硅的空間，增加了頂層硅的厚度。而且，傳統(tǒng)的SOI?BICMOS工藝一般是在厚度相同的頂層硅上制作雙極電路與CMOS電路，然而，制作雙極電路特別是垂直型雙極電路需要的SOI頂層硅厚度較大，這會(huì)導(dǎo)致SOI?CMOS電路在運(yùn)行過程中難以達(dá)到全耗盡，從而大大的降低了SOI?CMOS電路的運(yùn)行速度而影響B(tài)ICMOS電路運(yùn)行速度的提高。一般來說，SOI?CMOS電路需要SOI頂層硅的厚度小于200nm，而由于需要同時(shí)集成雙極電路的需要，其厚度需要遠(yuǎn)遠(yuǎn)的超過此厚度。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種圖形化全耗盡絕緣體上Si/NiSi₂襯底材料及其制備方法，在傳統(tǒng)SOI襯底的絕緣層和頂層硅之間插入一層金屬硅化物NiSi₂，代替常規(guī)SOI雙極晶體管中的集電區(qū)重?fù)诫s埋層，并且通過控制頂層硅不同區(qū)域的厚度，達(dá)到減小雙極電路所需頂層硅厚度、簡(jiǎn)化工藝等目的。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種圖形化全耗盡絕緣體上Si/NiSi₂襯底材料的制備方法，所述制備方法至少包括以下步驟：1)提供第一Si襯底，在所述第一Si襯底上待制備MOS器件的區(qū)域形成光刻膠，然后在所述第一Si襯底及光刻膠的表面形成Ni層，接著采用抬離工藝去除所述光刻膠及結(jié)合于所述光刻膠上的Ni層；2)進(jìn)行第一次退火以使所述第一Si襯底與所述Ni層反應(yīng)生成NiSi₂層，然后去除未反應(yīng)的所述Ni層，接著在所述NiSi₂層及第一Si襯底表面形成第一SiO₂層，最后進(jìn)行H離子注入以在所述第一Si襯底中形成剝離界面；3)去除待制備MOS器件的區(qū)域?qū)?yīng)的所述第一SiO₂層并刻蝕位于其下方的所述第一Si襯底至一預(yù)設(shè)深度，然后在所得結(jié)構(gòu)的表面形成第二SiO₂層并對(duì)該第二SiO₂層拋光以使其平坦化；4)提供具有第三SiO₂層的第二Si襯底，鍵合所述第三SiO₂層與所述第一SiO₂層，然后進(jìn)行第二次退火以使所述第一Si襯底從所述剝離界面剝離，最后對(duì)剝離表面拋光以完成制備。

在本發(fā)明的的制備方法中，所述步驟1)還包括對(duì)所述第一Si襯底進(jìn)行標(biāo)準(zhǔn)的濕式化學(xué)清洗法清洗的步驟。

在本發(fā)明的的制備方法中，所述步驟1)中，在真空環(huán)境中淀積所述Ni層，淀積的Ni層厚度為1～4nm。

優(yōu)選地，所述第一次退火在N₂、Ar或H₂單一氣體或其按特定比例混合的氣體的氣氛下進(jìn)行，退火溫度為200～1000℃，退火時(shí)間為10～60秒。