[發明專利]一種FPGA互連線延時獲取方法及其系統有效

申請號：	201110381104.8	申請日：	2011-11-26
公開（公告）號：	CN102542098A	公開（公告）日：	2012-07-04
發明（設計）人：	包朝偉;趙多華;袁梅	申請（專利權）人：	深圳市國微電子股份有限公司
主分類號：	G06F17/50	分類號：	G06F17/50
代理公司：	深圳市科吉華烽知識產權事務所 44248	代理人：	胡吉科;孫偉
地址：	518057 廣東省深圳市南山***	國省代碼：	廣東;44
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種 fpga 互連延時獲取方法及其系統
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明涉及一種FPGA互連線延時獲取方法及其系統。?

背景技術

在當今的現場可編程門陣列（FPGA）領域里，現有技術中芯片功能的開發應用的步驟為：用戶提供設計源代碼->根據設計源代碼的設計思想對芯片的各個電路模塊進行綜合、翻譯、映射和布局布線（布局布線就是將源代碼的設計進行布局，使其連線到FPGA中的特定的某個電路功能模塊上）->得到配置信息->將配置信息下載到對應的FPGA中，就能實現具體的功能。在此過程中，需要進行合理的布局布線，以滿足邏輯與時序的要求，并根據布局布線后的結果得到芯片工作的最高頻率，從而可以做后續的靜態時序分析與動態時序仿真，驗證布局布線后的電路是否實現了用戶設計目標。為保證時序分析準確模擬了真實芯片工作情況以及獲得最高工作頻率，在布局布線前需要將芯片真實的延時數據提供給FPGA配套開發軟件，然后軟件根據一定的算法，即可準確地布局布線及產生后仿真網表。?

FPGA主要由四個基本的組件構成：輸入/輸出模塊（I/O?Block,IOB）、可編程邏輯模塊（Configurable?Logic?Block,CLB）、可編程互連資源（Programmable?Interconnect?Resource,PI）以及存儲器模塊。IOB、CLB以及存儲器模塊電路較小，邏輯功能明確，因此可直接根據邏輯功能獲得延時信息；在可編程互連資源方面，互連線結構復雜，電路較大，因此此部分的延時參數提取相比IOB、CLB以及存儲器模塊要復雜很多，并且互連資源占據了芯片的大部分面積，互連線延時的準確與否直接關系到了依托時序信息布局布線的準確與否，也關系到了根據軟件判斷FPGA工作頻率和標準延遲格式文件（SDF文件）的準確性。?

如圖1所示，目前對于互連線延時的獲取，通常使用的辦法是使用Elmore延時（艾莫延時）獲取方法。Elmore延時獲取方法主要是通過將FPGA互連線分成多段，每段等效為簡化的RC（電阻電容）網絡，然后每段RC網絡級聯，再利用Elmore延時公式將整段互連線的延時獲取出來。還有一些公司是利用芯片測試的方式，不斷重復使用特定的單元，實際測試得到這些單元的延時。這兩種方法都有著一定的限制性，Elmore延時獲取方法由于利用的是簡化的RC網絡，因此模擬得不夠準確。測試的辦法則是通過不斷地寫設計重復地使用某些單元和互連線，但由于互連線的種類較多，利用此辦法工作量非常大。?

發明內容

本發明所要解決的技術問題是，用以給FPGA互連線建立一種更準確的技術方案，從而提取出的延時信息與真實延時更為接近。?

對此，本發明提供了一種FPGA互連線延時獲取方法，包括如下步驟：?

模型的建立與分析步驟：將FPGA的互連線劃分為若干個模型，并確定每個模型負載數量變化引起路徑個數變化的數量；

初步處理步驟：根據負載數量的變化，通過版圖提取的網表，以得到每一條路徑的延時，再將這些模型的延時參數填寫在庫中；

延時處理步驟：在進行布局布線的時候，通過查找庫，得到互連線模型，然后調用相應模型的延時參數，用數值擬合方式獲得整條互連線的總延時。

優選的，所述模型的建立與分析步驟中：根據互連線結構、驅動和負載類型的不同，劃分互連線的模型。?

優選的，所述初步處理步驟中，所述網表帶有版圖寄生參數。?

本發明還提供一種FPGA互連線延時獲取系統，包括：?

模型的建立與分析模塊：用于將FPGA的互連線劃分為若干個模型，并確定每個模型負載數量變化引起路徑個數變化的數量；

初步處理模塊：用于根據負載數量的變化，通過版圖提取的網表，以得到每一條路徑的延時，再將這些模型的延時參數填寫在庫中；

延時處理模塊：用于在進行布局布線的時候，通過查找庫，得到互連線模型，然后調用相應模型的延時參數，用數值擬合方式獲得整條互連線的總延時。