[發(fā)明專利]一種帶隙基準電路、電源保護電路及電源

有效

• 申請?zhí)枺?/td>: 201110380480.5
• 申請日: 2011-11-25
• 公開（公告）號: CN103135652A
• 公開（公告）日: 2013-06-05
• 發(fā)明（設計）人: 陸讓天;陳翔;范世容;張奇
• 申請（專利權）人: 深圳市博馳信電子有限責任公司
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 深圳中一專利商標事務所 44237
• 代理人: 張全文

1.一種帶隙基準電路，其特征在于，所述帶隙基準電路包括：

帶隙基準產(chǎn)生單元，用于通過兩個二極管半導體通路產(chǎn)生帶隙電流；

電源電位帶隙基準生成單元，所述電源電位帶隙基準生成單元的輸入端與電源電壓連接，所述電源電位帶隙基準生成單元的輸出端與所述帶隙基準產(chǎn)生單元的輸入端連接，用于根據(jù)所述帶隙電流和電源電壓，在所述帶隙電流支路上生成相對電源電位帶隙基準電壓；

地電位帶隙基準生成單元，所述地電位帶隙基準生成單元的輸入端與所述帶隙基準產(chǎn)生單元的輸出端連接，所述地電位帶隙基準生成單元的輸出端與地連接，用于根據(jù)所述帶隙電流和地電位，在所述帶隙電流支路上生成相對地電位帶隙基準電壓。

2.如權利要求1所述的帶隙基準電路，其特征在于，所述帶隙基準產(chǎn)生單元包括：第一開關管、第二開關管、第三運算放大器、第一二極管半導體、第二二極管半導體、電阻R21、電阻R22及電阻R23；

所述第一開關管的輸入端與所述第二開關管的輸入端連接且同時為所述帶隙基準產(chǎn)生單元的輸入端，所述第一開關管的輸出端與所述第三運算放大器的反向輸入端連接，所述第二開關管的輸出端與所述第三運算放大器的正向輸入端連接，所述第三運算放大器的輸出端分別與所述第一開關管的控制端、所述第二開關管的控制端連接，所述第一開關管的輸出端還與所述第一二極管半導體的輸入端連接，所述第一二極管半導體的輸出端為所述帶隙基準產(chǎn)生單元的輸出端，所述電阻R21與所述第一二極管半導體并聯(lián)，所述第二開關管的輸出端還通過電阻R23與所述第二二極管半導體的輸入端連接，所述第二二極管半導體的輸出端與所述第一二極管半導體的輸出端連接，所述電阻R22的一端與所述第二開關管的輸出端連接，所述電阻R22的另一端與所述第二二極管半導體的輸出端連接；

電源電位帶隙基準生成單元包括：電阻R20和電容C20，所述電阻R20與所述電容C20并聯(lián)，其一公共端為所述電源電位帶隙基準生成單元的輸入端，另一公共端為所述電源電位帶隙基準生成單元的輸出端；

地電位帶隙基準生成單元包括：電阻R24和電容C21，所述電阻R24與所述電容C21并聯(lián)，其一公共端為所述地電位帶隙基準生成單元的輸入端，另一公共端為所述地電位帶隙基準生成單元的輸出端。

3.如權利要求2所述的帶隙基準電路，其特征在于，所述第一開關管和所述第二開關管均為P型MOS管，所述P型MOS管的源級為所述第一開關管、所述第二開關管的輸入端，所述P型MOS管的漏極為所述第一開關管、所述第二開關管的輸出端，所述P型MOS管的柵極為所述第一開關管、所述第二開關管的控制端。

4.如權利要求2所述的帶隙基準電路，其特征在于，所述第一二極管半導體和所述第二二極管半導體均為二極管；或

所述第一二極管半導體和所述第二二極管半導體均為晶體管。

5.如權利要求2所述的帶隙基準電路，其特征在于，所述第一二極管半導體和所述第二二極管半導體均為垂直雙極型晶體管；或

所述第一二極管半導體和所述第二二極管半導體均為工作于準閾值區(qū)的MOS場效應晶體管。