[發(fā)明專利]硅化物阻止層刻蝕方法、通孔刻蝕停止層形成方法

無效

• 申請?zhí)枺?/td>: 201110379533.1
• 申請日: 2011-11-24
• 公開（公告）號: CN102437051A
• 公開（公告）日: 2012-05-02
• 發(fā)明（設計）人: 俞柳江
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發(fā)明涉及半導體制備技術領域，更確切的說，本發(fā)明涉及一種用于提高半導體器件性能的硅化物阻止層刻蝕方法、以及采用了該硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法、以及由此制成的CMOS器件。

背景技術

隨著半導體相關制造工藝的發(fā)展以及集成電路芯片按照比例尺寸縮小的趨勢，應力工程在半導體工藝和半導體器件性能方面所起的作用越來越明顯，應力工程廣泛適應于改進晶體管載流子遷移率的半導體器件上，尤其在一些特殊的芯片類型上，如互補金屬氧化物半導體(CMOS，Complementary?Metal-Oxide-Semiconductor)器件。

通常，在CMOS器件的復雜制備工藝流程中存在各種各樣的應力，由于器件尺寸的逐步縮小，而最終留在器件溝道區(qū)中的應力對器件的性能有著較大的影響。很多應力對器件的性能是有改善的，不同種類的應力對器件中的載流子(即電子和空穴)遷移率有著不同的影響作用。例如，在CMOS器件溝道方向上張應力對NMOS電子遷移率有益，而壓應力對PMOS空穴遷移率有益。

通孔刻蝕停止層(Contact-Etch-Stop-Layer，即CESL)應力工程，是在通孔刻蝕停止層薄膜沉積過程中，通過調整沉積條件，在薄膜內部加入應力(可以是壓應力，也可以是張應力)，該應力傳導到CMOS器件溝道中，可以對載流子的遷移率產生影響。例如對于NMOS器件(如圖1所示)，當沉積通孔刻蝕停止層ST薄膜時，通過調整沉積條件，在薄膜內部產生壓應力，該應力傳導到NMOS器件溝道中，對溝道形成張應力，由于溝道方向上的張應力有助于提高NMOS器件的電子遷移率，所以內部保持壓應力的通孔刻蝕停止層ST，對提高NMOS器件的電子遷移率有益。

通孔刻蝕停止層ST與CMOS器件溝道的距離，會直接影響到CMOS器件溝道中產生應力的大小。在相同的通孔刻蝕停止層ST沉積條件下，其距離CMOS器件溝道的距離越小，對溝道中產生應力的影響就越大。

由于溝道中的應力會對NMOS和PMOS造成不同的影響，例如，在CMOS器件溝道方向上張應力對NMOS電子遷移率有益，而壓應力對PMOS空穴遷移率有益。所以在利用單一通孔刻蝕停止層ST的應力工程改善一種器件(比如NMOS)的性能的同時，總是要降低另一種器件(比如PMOS)的性能。如何在改善一種器件性能的同時，減少對另一種器件負面的影響，是單一通孔刻蝕停止層應力工程中需要考慮的問題。

發(fā)明內容

本發(fā)明所要解決的技術問題是針對現(xiàn)有技術中存在上述缺陷，提供一種能夠提高CMOS半導體器件總體性能的硅化物阻止層刻蝕方法、以及采用了該硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法。

根據本發(fā)明的第一方面，提供了一種硅化物阻止層刻蝕方法，其包括：硅化物阻止層生長步驟，用于在半導體器件表面生長硅化物阻止層；光刻膠涂覆步驟，用于在PMOS半導體器件上的硅化物阻止層上涂覆光刻膠，其中在NMOS半導體器件上的硅化物阻止層上沒有涂覆光刻膠；離子注入步驟，在涂覆所述光刻膠之后進行中性元素注入；光刻膠去除步驟，去除所述光刻膠；以及刻蝕步驟，在去除所述光刻膠之后對硅化物阻止層執(zhí)行刻蝕。

優(yōu)選地，所述中性元素是鍺元素和/或氙元素。

優(yōu)選地，所述硅化物阻止層刻蝕方法用于65nm以下的刻蝕工藝。

本發(fā)明第一方面通過改進硅化物阻止層刻蝕的方法，對CMOS器件的不同導電類型的MOS晶體管形成不同的側墻形貌修正，使得通孔刻蝕停止層與CMOS器件的不同導電類型的MOS晶體管的溝道之間的距離得以調整，使得能夠在改善一種器件(比如NMOS)的性能的同時，降低通孔刻蝕停止層應力對另一種器件(比如PMOS)的負面影響，從而達到提高CMOS半導體器件總體性能的目的。

根據本發(fā)明的第二方面，提供了一種采用了根據本發(fā)明第一方面所述的硅化物阻止層刻蝕方法的通孔刻蝕停止層形成方法。

由于采用了根據本發(fā)明第一方面所述的硅化物阻止層刻蝕方法，因此，本領域技術人員可以理解的是，在根據本發(fā)明通孔刻蝕停止層形成方法同樣能夠中，改進硅化物阻止層的刻蝕方法，形成不同形貌的側墻修正；在之后進行的通孔刻蝕停止層沉積過程中，由于之前的側墻形貌不同，所以沉積的通孔刻蝕停止層對器件的影響不同，即側墻窄的影響大，側墻寬的影響小。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中：

圖1示意性地示出了利用通孔刻蝕停止層的應力工程提高NMOS器件電子遷移率的示意圖。