[發(fā)明專利]快閃存儲(chǔ)器及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110379488.X
• 申請(qǐng)日: 2011-11-24
• 公開（公告）號(hào): CN102368479A
• 公開（公告）日: 2012-03-07
• 發(fā)明（設(shè)計(jì)）人: 曹子貴
• 申請(qǐng)（專利權(quán)）人: 上海宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L21/8247
• 分類號(hào): H01L21/8247;H01L27/115
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種快閃存儲(chǔ)器及其制作方法。

背景技術(shù)

只讀存儲(chǔ)器(Read?Only?Merory，ROM)為一種永久性的存儲(chǔ)器(Non-volatile?Memory)，所存入的信息和數(shù)據(jù)不會(huì)因?yàn)殡娫垂?yīng)的中斷而消失。可擦除和編程只讀存儲(chǔ)器(Erasable?Programmable?ROM，ERPOM)則是將只讀存儲(chǔ)器的應(yīng)用推廣到可以進(jìn)行數(shù)據(jù)的刪除與重新寫入，但是刪除的動(dòng)作需要用到紫外線，因此制作EPROM的成本較高。此外，EPROM進(jìn)行數(shù)據(jù)刪除時(shí)，將把所以存儲(chǔ)在EPROM的程度或數(shù)據(jù)全部清除，這使得每次數(shù)據(jù)修改時(shí)，需重新編程，相當(dāng)耗時(shí)。

另一種可以讓數(shù)據(jù)修改的可擦除可編程只讀存儲(chǔ)器(Electrically?Erasable?Programmable?ROM，EEPROM)則無上述缺點(diǎn)，在進(jìn)行數(shù)據(jù)的清除與重新輸入時(shí)，可以“一個(gè)存儲(chǔ)單元一個(gè)存儲(chǔ)單元的進(jìn)行”(Bit?By?Bit)的進(jìn)行，數(shù)據(jù)可以進(jìn)行多次的存入、讀出和清除等操作。

圖1為現(xiàn)有技術(shù)形成的可擦除可編程只讀存儲(chǔ)器(EEPROM)一個(gè)存儲(chǔ)單元的剖面結(jié)構(gòu)示意圖。

參考圖1，所述存儲(chǔ)單元包括：半導(dǎo)體襯底100；位于所述半導(dǎo)體襯底100上的分立的存儲(chǔ)晶體管10和選擇晶體管20，所述存儲(chǔ)晶體管10包括位于半導(dǎo)體襯底100表面的柵極堆疊和位于柵極堆疊兩側(cè)半導(dǎo)體襯底100內(nèi)的漏區(qū)和源區(qū)109，所述選擇晶體管20包括位于半導(dǎo)體襯底100表面的柵極堆疊和位于柵極堆疊兩側(cè)半導(dǎo)體襯底100內(nèi)的漏區(qū)107和源區(qū)，所述存儲(chǔ)晶體管10的漏區(qū)和選擇晶體管20的源區(qū)相互交疊，形成共同摻雜區(qū)108，所述共同摻雜區(qū)108實(shí)現(xiàn)存儲(chǔ)晶體管10和選擇晶體管20之間的連接。所述存儲(chǔ)晶體管10的柵極堆疊包括依次位于半導(dǎo)體襯底100表面的隧穿氧化層101、浮柵102、控制柵氧化層103和控制柵104；所述選擇晶體管20的柵極堆疊包括依次半導(dǎo)體襯底100表面的柵氧化層105和柵電極106。所述半導(dǎo)體襯底100還形成有N阱，所述漏區(qū)107、源區(qū)109和共同摻雜區(qū)108均為P型摻雜。

所述存儲(chǔ)單元進(jìn)行擦除操作的過程為：在選擇晶體管20的柵電極106(與字線相連)和存儲(chǔ)晶體管10的源區(qū)109(與源線相連)施加正電壓，在存儲(chǔ)晶體管10的控制柵施加負(fù)電壓，同時(shí)將選擇晶體管20的漏區(qū)107(與位線相連)設(shè)置為開路，存儲(chǔ)晶體管10浮柵102中存儲(chǔ)的電子通過隧穿氧化層101轉(zhuǎn)移到漏區(qū)109中，實(shí)現(xiàn)存儲(chǔ)單元進(jìn)行擦除操作過程。

更多關(guān)于EEPROM存儲(chǔ)器的制作方法請(qǐng)參考公開號(hào)為US2010/0311603A1的美國(guó)專利。

現(xiàn)有形成的P溝道可擦除可編程只讀存儲(chǔ)器(EEPROM)具有分立的存儲(chǔ)晶體管和選擇晶體管，由于存儲(chǔ)晶體管和選擇晶體管之間需要形成共同摻雜區(qū)108實(shí)現(xiàn)兩個(gè)器件的連接，很難在工藝中進(jìn)行微縮，因而所形成的整個(gè)存儲(chǔ)單元的面積的減少受到很大的限制，占用空間大，制造的成本高。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種快閃存儲(chǔ)器及其形成方法，節(jié)省空間，降低制造成本。

為解決上述問題，本發(fā)明提供了一種快閃存儲(chǔ)器的制作方法，包括步驟：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面依次形成有第一介質(zhì)層、第一多晶硅層、第二介質(zhì)層、第二多晶硅層和硬掩膜層；

依次刻蝕硬掩膜層、第二多晶硅層、第二介質(zhì)層、第一多晶硅層和第一介質(zhì)層，形成暴露半導(dǎo)體襯底表面的開口；

依次形成覆蓋所述開口側(cè)壁和底部以及硬掩膜層表面的第三介質(zhì)層和第三多晶硅層；

刻蝕部分所述第三多晶硅層和第三介質(zhì)層，露出硬掩膜層和半導(dǎo)體襯底表面，在開口側(cè)壁形成字線和字線介質(zhì)層；

沿所述開口進(jìn)行離子注入，在暴露的半導(dǎo)體襯底內(nèi)形成源區(qū)；

在源區(qū)的半導(dǎo)體襯底表面形成源線和位于源線和字線之間的隔離介質(zhì)層；

去除所述硬掩膜層，在字線介質(zhì)層遠(yuǎn)離字線的側(cè)壁形成第一側(cè)墻；

以所述第一側(cè)墻為掩膜，依次刻蝕第二多晶硅層、第二介質(zhì)層、第一多晶硅層和第一介質(zhì)層露出半導(dǎo)體襯底表面，形成控制柵、控制柵介質(zhì)層、浮柵和浮柵介質(zhì)層。

可選的，所述源線的形成步驟為：在開口內(nèi)形成覆蓋所述字線介質(zhì)層側(cè)壁和部分字線側(cè)壁的隔離側(cè)墻，所述隔離側(cè)墻作為源線和字線之間的隔離介質(zhì)層；在開口內(nèi)填充滿多晶硅層至覆蓋字線和硬掩膜層表面；化學(xué)機(jī)械研磨所述多晶硅層至露出硬掩膜層表面；回刻蝕開口內(nèi)的多晶硅層至露出字線和部分隔離介質(zhì)層表面，形成源線。

可選的，所述源線的高度小于所述隔離介質(zhì)層的高度。