[發明專利]制造受保護免于反向工程的集成電路的方法

有效

• 申請號: 201110379373.0
• 申請日: 2011-11-18
• 公開（公告）號: CN102467603A
• 公開（公告）日: 2012-05-23
• 發明（設計）人: F·馬里內特
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;H01L27/02;H01L23/58
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

技術領域

本發明涉及在半導體芯片上制造集成電路的方法。具體而言，本發明涉及包括如下步驟的方法：設計包括實現相同基本功能的至少第一標準單元和第二標準單元的集成電路的架構，設計對應于集成電路架構的集成電路布局，以及根據集成電路布局制造集成電路。

背景技術

已知用于設計和制造集成電路的各種不同技術。在行業中最通常使用的技術是所謂的“基于單元的方法”，根據該方法，集成電路被視為是“標準單元”的組合，標準單元典型地包括一個或更多個晶體管，每個晶體管實現基本功能。標準單元可以是邏輯門、存儲器單元或者可以實現更復雜的功能(觸發器、加法器、乘法器等)。一般而言，標準單元包括以下信息：基本功能的功能描述(諸如真值表)；具體描述單元輸入、輸出和晶體管之間的連接的晶體管級網表；以及將被制造的單元的“布局”或兩維拓撲視圖。

標準單元的布局包括位于不同層級的多個不同材料的多邊形以及其間的互連。單元的功能由多邊形的相對布置及多邊形的相互作用來限定。這種單元布局被設計成使得可以可靠地制造該單元而又滿足諸如尺寸和速度之類的性能要求。設計規則典型地定義在同一層級上的多邊形的最小尺度和多邊形之間的間隔以及位于不同層級上的多邊形之間的重疊(對應于將布置在不同層級上的多邊形隔開的電介質層的厚度)。設計規則的集合一般對于確定的半導體制造工藝而言是特定的。一旦設計了標準單元，就可以將其存儲在單元庫中。對于給定的基本功能而言，該庫可以包括兩個或更多個標準單元布局，每個標準單元布局是針對諸如面積、功耗和速度之類的不同參數最優化的。

因此，當設計了集成電路架構時，然后通過針對IC包括的每個基本功能從庫中選擇對應于不同基本功能的標準單元來生成對應的集成電路布局。在一些情況下，對于給定的基本功能，兩個或更多個布局可用，每個布局對應于特定的參數集合，例如其中單元面積最優化的一個參數集合、其中速度最優化的另一參數集合和其中功耗最優化的又一參數集合。在這種情況下，根據期望的參數集合選擇一個單元布局并且該一個單元布局用于基本功能的所有實例。單元布局被放置成行，并且使用定義不同單元之間的互連的芯片級網表對它們的輸入和輸出進行布線。

反向工程通常用于找出集成電路是如何制造的、集成電路如何工作的以及集成電路包含的數據。為了對集成電路進行反向工程，首先構建存在于集成電路中的不同標準單元布局的庫。標準單元的重復大大減少了識別單元布局所需的努力和時間的數量。例如，對于包括涉及100個不同標準單元的100,000個單元的集成電路而言，反向工程僅需要識別100個不同標準單元的布局。然后，使用自動圖案識別方法來識別相同單元布局的重復實例，找出標準單元之間的互連，以及揭示集成電路的功能性。

美國專利6,064,110公開了一種方法，其用于不管單元布局實現的基本功能如何均通過利用共用布局設計每個單元來保護集成電路免于使用自動圖案識別的反向工程技術。該共用布局包括晶體管內和晶體管之間的操作性連接和非操作性連接、信號輸入和信號輸出。例如，NAND單元和NOR單元具有相同布局，每個都包括PMOS晶體管和NMOS晶體管以及晶體管之間的相同的表面上的互連。因而防止了基本功能的自動圖案識別，并且迫使反向工程做出每個晶體管的橫截面圖來識別其操作性連接和非操作性連接，并且由此確定該單元實現的實際的基本功能。

然而，使所有單元類似以及提供操作性互連和非操作性互連對于單元的定時特性和/或尺寸具有影響，從而造成單元較慢和/或在占據的表面面積方面造成單元較大。此外，通過相反摻雜劑的注入實現的非操作性互連與使用自對準硅化在有源多邊形上創建金屬多邊形的一些制造技術不兼容。

因此，期望提供制造集成電路的替代方法，以提供抵御使用自動圖案識別的反向工程的安全性。

發明內容

本發明的實施例涉及在半導體芯片上制造集成電路的方法，該方法包括：涉及包括實現相同基本功能的至少第一標準單元和第二標準單元的集成電路的架構，設計對應于集成電路架構的集成電路布局，根據集成電路布局制造集成電路，該方法還包括：針對標準單元設計呈現隨機差異的至少第一單元布局和第二單元布局，使用第一單元布局實現集成電路布局中的第一標準單元，以及使用第二單元布局實現集成電路布局中的第二標準單元。

在一個實施例中，利用第一布局和第二布局實現的第一單元和第二單元具有相同的電特性。

在一個實施例中，第一單元布局和第二單元布局被設計使得僅單元的一個或更多個靜態節點呈現具有隨機差異的不同布局。