[發(fā)明專利]恒流電路以及基準(zhǔn)電壓電路

有效

• 申請?zhí)枺?/td>: 201110379099.7
• 申請日: 2011-11-24
• 公開（公告）號: CN102478877A
• 公開（公告）日: 2012-05-30
• 發(fā)明（設(shè)計(jì)）人: 小林裕二;井村多加志;杉浦正一;五十嵐敦史
• 申請（專利權(quán)）人: 精工電子有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 北京三友知識產(chǎn)權(quán)代理有限公司 11127
• 代理人: 李輝;黃綸偉

技術(shù)領(lǐng)域

本發(fā)明涉及恒流電路以及采用該恒流電路的基準(zhǔn)電壓電路，更詳細(xì)地說涉及恒流電路的穩(wěn)定動(dòng)作。

背景技術(shù)

對現(xiàn)有的恒流電路進(jìn)行說明。圖9是示出采用現(xiàn)有的K值(驅(qū)動(dòng)能力)之差的恒流電路的電路圖。K值是利用K＝W/L·(μCox/2)求出的。這里，W表示柵極寬、L表示柵極長、μ表示載流子的遷移率、Cox表示每單位面積的柵極端子氧化膜電容。

現(xiàn)有的恒流電路由K值不同的增強(qiáng)型NMOS晶體管的晶體管91以及92、增強(qiáng)型PMOS晶體管的晶體管93以及94、和電阻95構(gòu)成。

增強(qiáng)型NMOS晶體管91的源極端子與最低電位的接地端子100連接，漏極端子及柵極端子都與增強(qiáng)型NMOS晶體管92的柵極端子及增強(qiáng)型PMOS晶體管93的漏極端子連接。增強(qiáng)型NMOS晶體管92的源極端子經(jīng)由電阻95與接地端子100連接，漏極端子與增強(qiáng)型PMOS晶體管94的柵極端子以及漏極端子、增強(qiáng)型PMOS晶體管93的柵極端子連接。增強(qiáng)型PMOS晶體管93以及94的源極端子都與最高電位的電源端子101連接。

接著，對現(xiàn)有的恒流電路的動(dòng)作進(jìn)行說明。增強(qiáng)型NMOS晶體管91的K值小于增強(qiáng)型NMOS晶體管92的K值。在電阻95中產(chǎn)生增強(qiáng)型NMOS晶體管91與增強(qiáng)型NMOS晶體管92的柵極端子源極端子間電壓差，并利用增強(qiáng)型PMOS晶體管93以及94對流過電阻95的電流進(jìn)行電流鏡像(current?mirror)，生成偏置電流(例如，參照專利文獻(xiàn)1)。

【專利文獻(xiàn)1】日本特開平3-238513號公報(bào)

但是，現(xiàn)有的恒流電路具有兩個(gè)動(dòng)作點(diǎn)。一個(gè)是偏置電流流過的通常動(dòng)作點(diǎn)，另一個(gè)是偏置電流為0的動(dòng)作點(diǎn)。當(dāng)連接點(diǎn)291的電位為電源端子101的最高電位、連接點(diǎn)290的電位為接地端子100的最低電位時(shí)，固定在偏置電流為0的動(dòng)作點(diǎn)，恒流電路不動(dòng)作。因此，現(xiàn)有的恒流電路具有在啟動(dòng)時(shí)還另外需要啟動(dòng)電路的課題。

另外，當(dāng)連接點(diǎn)291的電位伴隨著電源端子101的上升而上升時(shí)，增強(qiáng)型NMOS晶體管91以及92的特性由于增強(qiáng)型NMOS晶體管92的溝道長度調(diào)制效應(yīng)的影響而改變，偏置電流發(fā)生變動(dòng)。即，現(xiàn)有恒流電路存在輸入穩(wěn)定度惡化的課題。

發(fā)明內(nèi)容

本發(fā)明是鑒于上述課題而完成的，其提供不需要啟動(dòng)電路而輸入穩(wěn)定度良好的恒流電路。

為了解決上述課題，本發(fā)明的恒流電路具有：恒流生成電路，其具有NMOS晶體管和電阻；電流鏡電路，其由一對耗盡型NMOS晶體管構(gòu)成，這一對耗盡型NMOS晶體管流過上述恒流生成電路的電流，并且彼此的柵極端子相互連接；以及反饋電路，其將上述一對耗盡型NMOS晶體管的源極端子的電壓保持為恒定。

根據(jù)本發(fā)明的恒流電路，在電流鏡電路中使用耗盡型NMOS晶體管，由此在形成有溝道的狀態(tài)下進(jìn)行啟動(dòng)，所以在偏置電流為0的動(dòng)作點(diǎn)不會穩(wěn)定，而可靠地進(jìn)行啟動(dòng)。因此，恒流電路不需要啟動(dòng)電路。另外，通過設(shè)置差動(dòng)放大電路，增強(qiáng)型NMOS晶體管的漏極電壓的變化的反饋相等地施加，所以耗盡型NMOS晶體管的漏極電流僅由W/L之比來決定。因此，通過提高反饋環(huán)路的增益特性，輸入穩(wěn)定度能夠得到進(jìn)一步改善。

附圖說明

圖1是示出本發(fā)明的恒流電路的框圖。

圖2是示出恒流源模塊電路的具體例的恒流電路的電路圖。

圖3是示出恒流源模塊電路的其它具體例的恒流電路的電路圖。

圖4是示出差動(dòng)放大電路的具體結(jié)構(gòu)例的恒流電路的電路圖。

圖5是示出差動(dòng)放大電路的其它結(jié)構(gòu)例的恒流電路的電路圖。

圖6是示出差動(dòng)放大電路的其它結(jié)構(gòu)例的恒流電路的電路圖。

圖7是示出差動(dòng)放大電路的其它結(jié)構(gòu)例的恒流電路的電路圖。

圖8是示出采用本發(fā)明恒流電路的基準(zhǔn)電壓電路一例的電路圖。

圖9是示出現(xiàn)有恒流電路的結(jié)構(gòu)例的電路圖。

標(biāo)號說明

100接地端子

101電源端子

102恒流輸出端子

103??P溝道共源共柵端子

104??N溝道共源共柵端子

105第二電源端子

106基準(zhǔn)電壓輸出端子

111差動(dòng)放大電路

112恒流生成模塊電路

113恒流源

具體實(shí)施方式

圖1是示出本發(fā)明的恒流電路的框圖。本發(fā)明的恒流電路由恒流生成模塊電路112、差動(dòng)放大電路111和耗盡型NMOS晶體管13以及14構(gòu)成。