[發明專利]一種反饋運算放大器

有效

• 申請號: 201110377033.4
• 申請日: 2011-11-23
• 公開（公告）號: CN103138691A
• 公開（公告）日: 2013-06-05
• 發明（設計）人: 朱紅衛
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45;H03F1/34
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及集成電路領域，特別是涉及一種反饋運算放大器。

背景技術

目前，常用的放大器是采用高速寬帶的一級放大器，但是由于其一級的性能限制無法實現高增益。采用二級運算的放大器由于采用了米勒補償，雖然能提高增益，但是運行速度卻大大下降。當運算放大器處于全差分結構時，很重要的一點是具有一個調整共模電壓的電路結構。對于共模電路的設計來講，最重要的方面是實現快速的反饋速度和很好的線性度，對于其增益一般只要中等程度即可。實現共模反饋的方法有二種：一種是連續時間型共模反饋，另一種是開關電容共模反饋，連續共模反饋具很強非線性的缺點，而開關電路的開關型共模反饋電路雖然會在主放大器上引入額外的負載電容，但是它具有很好的線性度。業界一般的解決方案是在第二級放大器輸出端檢測共模電壓，而后反饋這個電壓到第一級放大級來進行調整，這個方法由于必須通過所有二級放大器的路徑，因而速度較慢?，F有的放大器無法實現高增益的同時具有高運行速度。

發明內容

本發明要解決的技術問題是提供一種反饋放大器能實現高增益的同時具有高運行速度。

為解決上述技術問題，本發明的反饋運算放大器，包括：

一個二級運算放大器，其第一級和第二級均具有雙端差分輸出功能，其具有兩個分時輸出端、兩個雙端差分輸出端、兩個反饋輸入端和一個偏置電壓輸出端；

兩個共模反饋電路，其能對所述二級運算放大器進行分時采樣，并反饋給運算放大器調整直流工作點；每個共模反饋電路具有一個反饋輸出端、一個共模電壓輸入端、一個偏置電壓輸入端、兩個輸入端和四個控制時鐘；

所述二級運算放大器其兩個雙端差分輸出端分別接共模反饋電路一的兩個輸入端并作為反饋運算放大器的兩個輸出端，其兩個分時輸出端分別接共模反饋電路二的兩個輸入端，其偏置電壓輸出端分別接兩個共模反饋電路的偏置電壓輸入端，其反饋輸入端二接共模反饋電路一的反饋輸出端，其反饋輸入端一接共模反饋電路二的反饋輸出端。

所述的二級運算放大器，包括：7個NMOS管，編號為N1至N7；12個PMOS管，編號為P1至P12；4個電容，編號為C1至C4；

N1、N2、N4、N6和N7源極相連，N1漏極接P4漏極并通過電容C1接N2漏極和N3源極，并作為二級運算放大器的差分輸出端一，N6漏極接P7源極并通過電容C2接N4漏極和N5源極，并作為二級運算放大器的差分輸出端二；

N2和N4柵極相連，N3和N5柵極相連；N3漏極接P2漏極和P4柵極，并作為二級運算放大器的分時輸出端一，N5漏極接P3漏極和P7柵極，并作為二級運算放大器的分時輸出端二；

P2和P3柵極相連，P5和P6柵極相連，P2源極接P5漏極并通過電容C3接P4漏極，P3源極接P6漏極并通過電容C4接P7漏極，P5源極接P6源極、P9漏極、P10漏極、P12漏極和P1源極，P1柵漏極短接，N7漏極接P1漏極；

P5柵極作為二級運算放大器的正相輸入端，P6柵極作為二級運算放大器的反相輸入端；

P4源極接P8漏極、P11漏極和P7源極；

P8、P9、P10、P11和P12源極相連，P8、P9和P12的柵極接二級運算放大器的偏置電壓輸出端，P10柵極作為二級運算放大器的反饋輸入端一，P11柵極二級運算放大器的反饋輸入端二。

所述的共模反饋電路，包括：8個受時鐘控制的開關，編號為S1至S8；4個電容，編號為C5至C8；

其輸入端一接S1一端和C5正極，S1另一端接串聯的S2至S4，S4的另一端接輸入端二和C8正極；

C5負極接串聯的S5至S8和反饋輸入端，S8的另一端接C8負極和反饋輸入端；

C6正極接于S1和S2之間，C6負極接在S5和S6之間；C7正極接于S3和S4之間，C7負極接于S7和S8之間，共模電壓輸入端接于S2和S3之間，偏置電壓輸入端接于S6和S7之間；

S1和S4受相同時鐘控制，S2和S3受相同時鐘控制，S5和S8受相同時鐘控制，S6和S7受相同時鐘控制。

本發明采用對每級放大器檢測電壓的二級共模反饋電路，使得每級的共模反饋具有更寬的帶寬，更快速反應速度，增加了整個運算放大器的工作速度。使本發明的反饋運算放大器實現高增益的同時具有高運行速度。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是本發明反饋放大器的示意圖。

圖2是本發明二級放大器一實施例的示意圖。

圖3是本發明共模反饋電路一實施例的示意圖。