[發明專利]適用于FPGA的柵氧擊穿反熔絲配置單元結構

有效

• 申請號: 201110374130.8
• 申請日: 2011-11-22
• 公開（公告）號: CN102427076A
• 公開（公告）日: 2012-04-25
• 發明（設計）人: 封晴;胡小琴;宣志斌;王曉玲;胡凱;馬金龍
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H01L27/02
• 分類號: H01L27/02;H03K19/177
• 代理公司: 無錫市大為專利商標事務所 32104
• 代理人: 殷紅梅

1.?適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是：包括一個基于柵氧擊穿反熔絲存儲單元（FUSE）、一個編程選擇控制管（M1）、一個保護內部邏輯與編程高壓隔離的編程隔離管（M2），和一個控制FPGA布線通道的開關管（M3）；所述基于柵氧擊穿反熔絲存儲單元（FUSE）柵極連接編程選擇控制管（M1）漏極和編程隔離管（M2）源極，基于柵氧擊穿反熔絲存儲單元（FUSE）的有源區接地；編程選擇控制管（M1）柵極由外部配置信號控制，編程選擇控制管（M1）源極與襯底接電源電壓；編程隔離管（M2）柵極由外部控制信號控制開啟與否，編程隔離管（M2）襯底接電源，編程隔離管（M2）漏極連接控制FPGA布線通道的開關管（M3）柵極，控制FPGA布線通道的開關管（M3）源極與漏極連接在外部信號通道中，控制FPGA布線通道的開關管（M3）襯底接地。

2.根據權利要求1所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，所述電源電壓分為配置單元正常工作電壓VDD和反熔絲存儲單元編程電壓VPP，且VPP>VDD。

3.根據權利要求2所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，由所述外部配置信號的配置碼點對單元進行配置，并輸出配置存儲信息。

4.根據權利要求3所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，編程選擇控制管（M1）由FPGA配置軟件產生的碼流控制開啟與否，當配置碼點的數據為“1”時，編程選擇控制管（M1）關閉，基于柵氧擊穿反熔絲存儲單元（FUSE）未被編程；當配置碼點數據為“0”時，編程選擇控制管（M1）打開，此時基于柵氧擊穿反熔絲存儲單元（FUSE）一端為電壓VPP，另一端接地，當維持一段有效編程時間后，所述基于柵氧擊穿反熔絲存儲單元（FUSE）被編程，實現低阻連接。

5.根據權利要求4所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，在工作階段，已編程的基于柵氧擊穿反熔絲存儲單元（FUSE）通過低阻連接使所述控制FPGA布線通道的開關管（M3）柵極連接至地，維持所述控制FPGA布線通道的開關管（M3）關閉；未編程的基于柵氧擊穿反熔絲存儲單元（FUSE）由于編程選擇控制管（M1）的亞閾值漏電特性，使基于柵氧擊穿反熔絲存儲單元（FUSE）柵端充電至電壓VDD，保持所述控制FPGA布線通道的開關管（M3）開啟。

6.根據權利要求1所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，所述編程選擇控制管（M1）和編程隔離管（M2）均為高壓PMOS管，所述控制FPGA布線通道的開關管（M3）為NMOS管。