[發明專利]超級結雙擴散金屬氧化物半導體器件的制作方法

有效

• 申請號: 201110372018.0
• 申請日: 2011-11-21
• 公開（公告）號: CN103123898A
• 公開（公告）日: 2013-05-29
• 發明（設計）人: 張帥;劉遠良
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

技術領域

本發明涉及半導體集成電路領域，特別是涉及一種具有超級結的場效應管制作方法。

背景技術

超級結功率器件是一種發展迅速、應用廣泛的新型功率半導體器件。它是在普通雙擴散金屬氧化物半導體(DMOS)的基礎上，通過引入超級結(Super?Junction)結構，使其除了具備DMOS輸入阻抗高、開關速度快、工作頻率高、易電壓控制、熱穩定好、驅動電路簡單、易于集成等特點外，還克服了DMOS的導通電阻隨著擊穿電壓成2.5次方關系增加的缺點。

目前超級結DMOS已廣泛應用于面向個人電腦、筆記本電腦、上網本、手機、照明(高壓氣體放電燈)產品以及電視機(液晶或等離子電視機)和游戲機等消費電子產品的電源或適配器。

現有的超級結DMOS的制備方法主要分成兩大類：一種是利用多次外延和注入的方式在N型外延襯底上形成多個間隔設置的P型柱；另外一種是在深溝槽刻蝕后進行P型柱填充。

在利用深溝槽加P型柱填充方式制備超級結功率器件的工藝方法中，通常做成平面的VDMOS(垂直擴散場效應晶體管)，這樣容易在兩個臨近的P阱之間形成JFET(結效應晶體管)，從而導致器件的導通電阻增大。

發明內容

本發明要解決的技術問題是提供一種超級結雙擴散金屬氧化物半導體器件的制作方法，可以提高工藝方法的穩定性，進而改善器件的電性能。

為解決上述技術問題，本發明的超級結雙擴散金屬氧化物半導體器件的制作方法是采用如下技術方案實現的：

步驟1，在一襯底上端生長一層具有足夠厚度的N型外延層；

步驟2，利用光罩在所述N型外延層的上端定義出需要P阱注入的區域，利用高溫退火將P阱注入進行推進；

步驟3，通過一層光罩定義出溝槽的圖案，采用干法刻蝕，在所述N型外延層中形成一定深度的多個第一溝槽；

步驟4，采用選擇性外延沉積的填充方式，在所述第一溝槽內填充P型單晶硅，形成P型柱；

步驟5，采用化學機械研磨CMP將所述第一溝槽頂部表面的P型單晶硅去除，使該第一溝槽的表面磨平；

步驟6，利用熱氧化在所述N型外延層的頂端生長一層二氧化硅薄膜；

步驟7，采用濕法刻蝕將所述二氧化硅薄膜完全去除；

步驟8，采用光刻與干法刻蝕在兩個P型柱之間形成一個第二溝槽；

步驟9，在所述第二溝槽中填充多晶硅，利用干法刻蝕進行回刻，將第二溝槽之外的多晶硅去除；

步驟10，利用離子注入在所述第一溝槽兩側的P阱中形成源極區；

步驟11，對所述襯底背面減薄和蒸金，在所述襯底的背面形成漏極。

本發明的方法是在現有的深溝槽加P柱填充方式制備超級結功率器件的工藝方法基礎上，通過改進制造工藝流程，采用選擇性外延的方式填充深溝槽形成的P型柱比較致密并且沒有孔洞；通過在CMP工藝后加入一層犧牲氧化層的生長和去除，可以削弱或者去除深溝槽附件的硅殘留。同時結合溝槽型VDMOS工藝方法加工具有超級結的場效應管，可以有效去除結晶體管效應(JFET)，從而降低VDMOS的導通電阻；這樣可以提高工藝穩定，減小功耗，進而改善器件的電性能。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1-11是超級結雙擴散金屬氧化物半導體器件的制作方法控制流程示意圖。

具體實施方式

結合圖1-11所示，所述超級結雙擴散金屬氧化物半導體器件的制作方法在一實施例中，具體實現的步驟如下：

步驟1，參見圖2所示，在襯底2上端生長一層具有足夠厚度的N型外延層3。所述N型外延層3的厚度由器件設計的耐壓值所決定。N型外延層3的電阻率較高，通常是1～8ohm.cm；而襯底2的電阻率低，大約為1～5mohm.cm。

步驟2，如圖3所示，利用光罩在所述N型外延層3的上端定義出需要P阱5注入的區域，然后利用高溫退火工藝將P阱5注入進行推進。

步驟3，如圖4所示，通過一層光罩定義出深溝槽的圖案，采用干法刻蝕，在所述N型外延層3中形成一定深度的多個深溝槽9。深溝槽9的深度可以根據器件的擊穿電壓來決定。

干法刻蝕深溝槽9時可以采用氧化物層作為硬光罩層(Hard?mask)，首先刻蝕硬光罩層，然后再刻蝕深溝槽9；也可以不采用硬光罩層，直接進行干法刻蝕形成深溝槽9。

步驟4，如圖5所示，采用選擇性外延沉積的填充方式，在深溝槽9內填充P型單晶硅，形成P型柱4。