[發明專利]具有柵極疊層的器件

有效

• 申請號: 201110368821.7
• 申請日: 2011-11-17
• 公開（公告）號: CN102769029A
• 公開（公告）日: 2012-11-07
• 發明（設計）人: 莊學理;宋明相;陳國基;朱鳴;陳柏年;楊寶如
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L27/02;H01L21/28;H01L21/02
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

技術領域

本公開涉及具有柵極疊層的器件及其制造方法。

背景技術

靜電放電(ESD)保護器件用于防止集成電路(IC)在制造和使用期間受到ESD損害。例如，當通過IC和ESD器件接收到ESD電壓時，ESD器件的晶體管導通，從而將高電流下降到地電位，防止高電流流過IC。從而保護了IC。現有的ESD器件具有低柵極電阻，造成ESD保護較為薄弱。因此，在一種方式中，將附加電阻器連接到ESD器件的柵極，從而增大了總柵極電阻。由于該附加電阻器，使得管芯面積增大。

多種二極管都具有柵極疊層，但是對這種柵極疊層的應用卻非常有限。

發明內容

為了解決上述問題，根據本發明的一個方面，提供了一種器件，包括：柵極疊層，位于第一漏極和源極之間，柵極疊層具有：柵極介電層；柵極導電層，直接位于柵極介電層的頂部上；以及第一柵極層和第二柵極層，直接位于柵極導電層的頂部上，其中，第一柵極層具有第一電阻，第一電阻高于第二柵極層的第二電阻；并且第二柵極層是導電的，與柵極導電層電連接，并且具有接觸端，接觸端被配置為作為器件的柵極接觸端。

其中，第一漏極包括漏極自對準多晶硅化物部分和漏極非自對準多晶硅化物部分；并且，源極包括源極自對準多晶硅化物部分和源極非自對準多晶硅化物部分。

該器件進一步包括：第一隔離件，位于柵極疊層的第一側上；第二隔離件，位于柵極疊層的第二側上；以及保護層，覆蓋第一隔離件和漏極非自對準多晶硅化物部分。

其中，保護層進一步覆蓋柵極疊層的至少一部分。

該器件進一步包括：第二柵極疊層；以及第二漏極，其中，第二漏極位于柵極疊層和第二柵極疊層之間；并且，第二柵極疊層位于第二漏極和第一漏極之間。

該器件進一步包括：第一隔離件，位于柵極疊層的第一側上；第二隔離件，位于柵極疊層的第二側上；第三隔離件，位于第二柵極疊層的第一側上；第四隔離件，位于第二柵極疊層的第二側上；以及保護層，覆蓋第一隔離件、第二漏極的部分、以及第四隔離件。

其中，第二柵極疊層包括：第二柵極介電層；第二柵極導電層，直接位于第二介電層的頂部上；以及第三介電層，直接位于第二柵極導電層的頂部上；

第一漏極包括漏極自對準多晶硅化物部分和漏極非自對準多晶硅化物部分；源極包括源極自對準多晶硅化物部分和源極非自對準多晶硅化物部分；并且，第二漏極不是自對準多晶硅化物。

該器件進一步包括：第一淺溝槽隔離件；第二淺溝槽隔離件；以及第三淺溝槽隔離件，其中，源極和柵極疊層位于第二淺溝槽隔離件和第三淺溝槽隔離件之間；第二淺溝槽隔離件位于柵極疊層和第一漏極之間；并且，第一漏極位于第二淺溝槽隔離件和第一淺溝槽隔離件之間。

其中，第一漏極包括自對準多晶硅化物層和非自對準多晶硅化物層；并且第一漏極的自對準多晶硅化物層完全覆蓋了第一漏極的非自對準多晶硅化物層。

該器件進一步包括：第一阱，包含源極；以及第二阱，包含第一漏極。

其中，第一阱的第一阱摻雜類型不同于第一漏極和源極的漏極-源極摻雜類型；以及第二阱的第二阱摻雜類型與第一漏極和源極的漏極-源極摻雜類型相同。

該器件進一步包括：阱，包含源極和第一漏極。

其中，第一漏極電連接至集成電路的IO。

其中，第一漏極、源極、和體硅連接在一起，并且被配置為接收參考電壓，并且，柵極疊層被配置為接收工作電壓。

根據本發明的另一方面，提供了一種方法，包括：使用結構，結構包括漏極區域、源極區域、以及柵極疊層，柵極疊層包括柵極介電層、柵極導電層、以及柵極層，柵極導電層直接位于柵極介電層的頂部上，柵極層直接位于柵極導電層的頂部上；在漏極上形成漏極接觸區域，并且在源極上形成源極接觸區域；在漏極和源極的頂部上形成層間電介質，從而在漏極接觸區域的頂部上和源極接觸區域的頂部上形成了層間電介質；在柵極層中形成導電區域；以及在柵極層中的導電區域中形成柵極接觸端。

該方法進一步包括：在漏極上形成漏極接觸區域以及在源極上形成源極接觸區域之前，在柵極層的頂部上形成硬掩模。

該方法進一步包括：在形成漏極接觸區域和源極接觸區域之前，沉積保護層，保護層保護了漏極區域的第二部分，漏極區域的第二部分不同于漏極接觸區域。

該方法進一步包括：在形成漏極接觸區域和源極接觸區域之后，拋光層間電介質的表面和保護層的表面。

其中，在柵極層中形成導電區域包括：從柵極層的部分中移除多晶硅；以及將柵極層的移除了多晶硅的部分轉化為導電區域。