[發(fā)明專利]半導(dǎo)體器件和制造半導(dǎo)體器件的方法

無效

• 申請?zhí)枺?/td>: 201110365370.1
• 申請日: 2011-11-17
• 公開（公告）號(hào): CN102569296A
• 公開（公告）日: 2012-07-11
• 發(fā)明（設(shè)計(jì)）人: 尾藤康則
• 申請（專利權(quán)）人: 瑞薩電子株式會(huì)社
• 主分類號(hào): H01L27/06
• 分類號(hào): H01L27/06;H01L21/8249
• 代理公司: 中原信達(dá)知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11219
• 代理人: 李蘭;孫志湧

相關(guān)申請的交叉引用

包括說明書、附圖、以及摘要的2010年11月18日提交的日本專利申請No.2010-257950的全部內(nèi)容通過引用整體合并于此。

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件和制造半導(dǎo)體器件的方法。

背景技術(shù)

已知形成在相同襯底上的具有異質(zhì)雙極晶體管(在下文中有時(shí)簡單地稱為異質(zhì)結(jié)雙極晶體管(HBT))的雙極場效應(yīng)晶體管(BiFET)器件和場效應(yīng)晶體管(在下文中有時(shí)簡單地稱為FET)。

通過使用其中制造HBT的半導(dǎo)體外延層和制造FET的半導(dǎo)體外延晶圓形成在相同化合物半導(dǎo)體襯底(諸如GaAs襯底)上的外延晶圓制造BiFET器件。通過使用包含在外延晶圓中作為蝕刻停止層的InGaP層的選擇性濕蝕刻形成用于布置FET的柵極的凹部。與使用AlGaAs層作為蝕刻停止層的現(xiàn)有方法相比較，該方法具有下述優(yōu)點(diǎn)：能夠簡單地控制蝕刻停止位置并且能夠一次加工大量的晶圓。

美國專利特開No.2007/0278523公開了利用InGaP層作為蝕刻停止層的BiFET。如美國專利特開No.2007/0278523的圖1中所示，緩沖層、n⁺-AlGaAs摻雜層、AlGaAs間隔層、未摻雜的InGaAs溝道層、AlGaAs間隔層、n⁺-AlGaAs摻雜層、AlGaAs勢壘層、InGaP蝕刻停止層、n⁺-GaAs歐姆接觸層、InGaP蝕刻停止層、n⁺-GaAs子集電極層、n⁺-GaAs集電極層、p⁺-GaAs基極層、n-InGaP發(fā)射極層、n-GaAs發(fā)射極層、以及n⁺-InGaAs發(fā)射極接觸層連續(xù)地形成在半絕緣GaAs襯底上面的外延晶圓層上。通過蝕刻、電極的形成、以及絕緣膜的形成的步驟來制造在美國專利特開No.2007/0278523的圖4中示出的BiFET器件。在附圖中公開的FET部分使用其中未摻雜的InGaAs層用作高遷移率溝道層的HEMT(高電子遷移率晶體管)結(jié)構(gòu)。

日本未經(jīng)審查的專利申請公開No.2009-224407公開了其中雙極晶體管(HBT)和異質(zhì)結(jié)場效應(yīng)晶體管(HFET)形成在相同襯底上的BiHFET器件。在日本未經(jīng)審查的專利公開No.2009-224407中公開的器件具有InGaP蝕刻停止區(qū)域106。然而，日本未經(jīng)審查的專利公開No.2009-224407沒有具體地公開在HFET區(qū)域中形成凹部時(shí)的蝕刻停止層。

日本未經(jīng)審查的專利公開No.2008-60397、2007-157918、以及2002-184787公開一種關(guān)于單FET的技術(shù)。Proc.CS?MANTECH?Conf.，pp.281-284(2010)公開了高電子遷移率溝道晶體管(HEMT)的溝道電子遷移率在用于BiFET的外延晶圓中劣化。作為還沒有特開但是涉及BiFET的技術(shù)，提出了日本專利申請No.2010-143647(鑒于本申請，日本專利申請No.2010-143647不是現(xiàn)有技術(shù))。

發(fā)明內(nèi)容

本發(fā)明人發(fā)現(xiàn)BiFET器件涉及與通過相同的蝕刻工藝制造的單FET(即，其中HBT沒有形成在襯底上而是僅FET形成在襯底上的器件)相比較具有較高的導(dǎo)通電阻的問題。為了研究包括在BiFET器件中的FET的導(dǎo)通電阻高于單FET的導(dǎo)通電阻的原因，本發(fā)明人已經(jīng)進(jìn)行如下面將會(huì)描述的評(píng)估/研究。

作為美國專利特開No.2007/0278523的圖4中示出的BiFET器件中的FET的導(dǎo)通電阻值，獲得2.0?to?2.5Ωmm的值。這是比從其中僅FET外延層形成在GaAs襯底上的外延晶圓制造的FET(在下文中有時(shí)簡單地稱為單FET)的1.5Ωmm的導(dǎo)通電阻高了0.5?to?1.0Ωmm的值。相關(guān)領(lǐng)域中的其它公司已知的是，高電子遷移率溝道晶體管(HEMT)的溝道中的電子遷移率在用于BiFET的外延晶圓中劣化，并且在Proc.CS?MANTECH?Conf.，pp.281-284(2010)中也有這樣的報(bào)道。當(dāng)評(píng)估美國專利特開No.2007/0278523的圖4中示出的BiFET外延晶圓的FET溝道層中的電子遷移率時(shí)，獲得6400cm²/V·秒的值，其是與用于其中僅FET外延結(jié)構(gòu)生長在GaAs襯底上的FET的溝道中的電子遷移率的6500cm²/V·秒基本上相同的值。因此，不能夠認(rèn)為溝道層中的電子遷移率的劣化可以增加導(dǎo)通電阻。