[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)及其制作工藝

有效

• 申請?zhí)枺?/td>: 201110365347.2
• 申請日: 2011-11-17
• 公開（公告）號: CN103117297B
• 公開（公告）日: 2017-12-12
• 發(fā)明（設(shè)計）人: 林坤賢;林俊賢;黃信富
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/285
• 代理公司: 北京市柳沈律師事務(wù)所11105
• 代理人: 陳小雯

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，特別是涉及一種具有含氟的金屬層的半導(dǎo)體結(jié)構(gòu)及其制作工藝。

背景技術(shù)

在現(xiàn)有半導(dǎo)體產(chǎn)業(yè)中，多晶硅廣泛地應(yīng)用于半導(dǎo)體元件如金氧半導(dǎo)體(metal-oxide-semiconductor，MOS)晶體管中，作為標準的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮，傳統(tǒng)多晶硅柵極因硼穿透(boron penetration)效應(yīng)導(dǎo)致元件效能降低，及其難以避免的空乏效應(yīng)(depletion effect)等問題，使得等效的柵極介電層厚度增加、柵極電容值下降，進而導(dǎo)致元件驅(qū)動能力的衰退等困境。因此，半導(dǎo)體業(yè)界更嘗試以新的柵極填充材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶硅柵極，用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。

然而，隨著半導(dǎo)體技術(shù)急速微縮到納米等級，即便是功函數(shù)(work function)金屬柵極結(jié)構(gòu)也將達到其物理與電性限制，因此可能衍生出例如柵極結(jié)構(gòu)的電性不穩(wěn)定，NBTI(negative bias temperature instability)值劣化等問題。甚至，以互補式金氧半導(dǎo)體(complementary metal-oxide semiconductor，CMOS)技術(shù)為例，由于其雙功函數(shù)金屬柵極一需與NMOS元件搭配，一則需與PMOS元件搭配，因此使得相關(guān)元件的整合技術(shù)以及制作工藝控制更形復(fù)雜且所能達成的制作工藝效果備受局限，故如何改善PMOS元件或NMOS元件的柵極結(jié)構(gòu)的電性品質(zhì)，例如提升其功函數(shù)值等，為當(dāng)今亟須且關(guān)切的重要議題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一含氟的功函數(shù)金屬層(且部分氟離子將可擴散至下層的介電層)，因而可改善功函數(shù)金屬層的功函數(shù)值并增加半導(dǎo)體結(jié)構(gòu)的電性穩(wěn)定性。

為達上述目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包含有一基底、一介電層以及一含氟的金屬層。介電層位于基底上。含氟的金屬層位于介電層上。

本發(fā)明提供一種半導(dǎo)體制作工藝，包含有下述步驟。首先，提供一基底。接著，形成一介電層于基底上。而后，形成一含氟的金屬層于介電層上。

基于上述，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其具有一含氟的功函數(shù)金屬層。由于功函數(shù)金屬層含氟的緣故，其功函數(shù)值可更接近于能帶寬，進而改善半導(dǎo)體結(jié)構(gòu)的等效功函數(shù)值。再者，本發(fā)明的含氟的功函數(shù)金屬層的氟離子可擴散至其下的介電層，是以可降低半導(dǎo)體結(jié)構(gòu)的NBTI(negative bias temperature instability)值，因而增加其電性穩(wěn)定性。

附圖說明

圖1為本發(fā)明一實施例的半導(dǎo)體結(jié)構(gòu)的剖面示意圖；

圖2為本發(fā)明一實施例的半導(dǎo)體制作工藝的制作工藝示意圖；

圖3為本發(fā)明另一實施例的半導(dǎo)體制作工藝的制作工藝示意圖；

圖4-圖6為本發(fā)明一實施例的MOS晶體管制作工藝的剖面示意圖；

圖7-圖10為本發(fā)明一實施例的CMOS晶體管制作工藝的剖面示意圖。

主要元件符號說明

100、200、310：半導(dǎo)體結(jié)構(gòu)

110、210：基底

120：介電層

130：含氟的金屬層

130’、350：金屬層

222、322：緩沖層

224、324：高介電常數(shù)介電層

230：間隙壁

240：源/漏極區(qū)

250：層間介電層

260、330：阻障層

270、340、340P：含氟的金屬層

280、360：金屬柵極層

P：PMOS晶體管

P1：植入制作工藝

N：NMOS晶體管

R、R1、R2：凹槽

具體實施方式