[發(fā)明專利]基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入、讀取方法、裝置及系統(tǒng)

無效

• 申請(qǐng)?zhí)枺?/td>: 201110363837.9
• 申請(qǐng)日: 2011-11-16
• 公開（公告）號(hào): CN102508802A
• 公開（公告）日: 2012-06-20
• 發(fā)明（設(shè)計(jì)）人: 劉大可;王建;猷阿·索;安德里雅思·卡爾松
• 申請(qǐng)（專利權(quán)）人: 劉大可
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 郭智

1.一種基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法，其特征在于，所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法包括：

獲取寫入數(shù)據(jù)、所述寫入數(shù)據(jù)的地址及所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址；

將所述寫入數(shù)據(jù)的地址置換為所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址；

根據(jù)所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，將所述寫入數(shù)據(jù)于并行隨機(jī)存儲(chǔ)器中進(jìn)行寫入。

2.如權(quán)利要求1所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法，其特征在于，所述獲取寫入數(shù)據(jù)、所述寫入數(shù)據(jù)的地址及所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，包括：

當(dāng)為處理器對(duì)所述并行隨機(jī)存儲(chǔ)器進(jìn)行數(shù)據(jù)寫入時(shí)，獲取來自所述處理器的寫入數(shù)據(jù)和所述寫入數(shù)據(jù)的地址的同時(shí)，獲取來自所述處理器的所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址。

3.如權(quán)利要求1所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法，其特征在于，所述獲取寫入數(shù)據(jù)、所述寫入數(shù)據(jù)的地址及所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，包括：

當(dāng)為處理器外部設(shè)備通過直接內(nèi)存存取DMA對(duì)所述并行隨機(jī)存儲(chǔ)器進(jìn)行數(shù)據(jù)寫入時(shí)，首先通過所述DMA提供來自所述處理器外部設(shè)備的寫入數(shù)據(jù)和所述寫入數(shù)據(jù)的地址，然后利用可重構(gòu)的地址序列生成器生成來自所述處理器外部設(shè)備的所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址。

4.如權(quán)利要求3所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法，其特征在于，所述利用可重構(gòu)的地址序列生成器生成來自所述處理器外部設(shè)備的所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，包括：

利用所述并行隨機(jī)存儲(chǔ)器本地的順序地址生成器生成來自所述處理器外部設(shè)備的所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址；所述順序地址生成器至少包括如下之一：串行地址生成器、非連續(xù)的一維地址生成器、非連續(xù)的二維地址生成器。

5.如權(quán)利要求3所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法，其特征在于，所述利用可重構(gòu)的地址序列生成器生成來自所述處理器外部設(shè)備的所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，包括：

利用所述并行隨機(jī)存儲(chǔ)器本地的基于查找表的地址生成器生成來自所述處理器外部設(shè)備的所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址。

6.如權(quán)利要求1所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)寫入方法，其特征在于，所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址中包括寫入選擇標(biāo)記位；

所述根據(jù)所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，將所述寫入數(shù)據(jù)于并行隨機(jī)存儲(chǔ)器中進(jìn)行寫入，包括：根據(jù)所述寫入數(shù)據(jù)對(duì)應(yīng)的并行寫入地址，利用其中的所述寫入選擇標(biāo)記位，將所述寫入數(shù)據(jù)于并行隨機(jī)存儲(chǔ)器中進(jìn)行選擇性寫入。

7.一種基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)讀取方法，其特征在于，所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)讀取方法包括：

獲取并行隨機(jī)存儲(chǔ)器的并行讀取地址和所述并行讀取地址對(duì)應(yīng)的讀出數(shù)據(jù)地址；

根據(jù)所述并行讀取地址，從所述并行隨機(jī)存儲(chǔ)器中獲取讀出數(shù)據(jù)；

將所述讀出數(shù)據(jù)的并行讀取地址置換為所述并行讀取地址對(duì)應(yīng)的讀出數(shù)據(jù)地址后進(jìn)行讀取。

8.如權(quán)利要求7所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)讀取方法，其特征在于，所述獲取并行隨機(jī)存儲(chǔ)器的并行讀取地址和所述并行讀取地址對(duì)應(yīng)的讀出數(shù)據(jù)地址，包括：

當(dāng)為處理器對(duì)所述并行隨機(jī)存儲(chǔ)器進(jìn)行數(shù)據(jù)讀取時(shí)，獲取來自所述處理器的讀出數(shù)據(jù)的并行讀取地址的同時(shí)，根據(jù)來自所述處理器的所述并行讀取地址產(chǎn)生并獲取來自所述處理器的所述并行讀取地址對(duì)應(yīng)的讀出數(shù)據(jù)地址。

9.如權(quán)利要求7所述基于并行隨機(jī)存儲(chǔ)器的數(shù)據(jù)讀取方法，其特征在于，所述獲取并行隨機(jī)存儲(chǔ)器的并行讀取地址和所述并行讀取地址對(duì)應(yīng)的讀出數(shù)據(jù)地址，包括：

當(dāng)為處理器外部設(shè)備通過直接內(nèi)存存取DMA對(duì)所述并行隨機(jī)存儲(chǔ)器進(jìn)行數(shù)據(jù)讀取時(shí)，首先通過所述DMA提供來自所述處理器外部設(shè)備的讀出數(shù)據(jù)地址，然后利用可重構(gòu)的地址序列生成器生成來自所述處理器外部設(shè)備的所述讀出數(shù)據(jù)地址對(duì)應(yīng)的所述并行隨機(jī)存儲(chǔ)器的并行讀取地址。