[發明專利]一種基于概率計算的正余弦信號的產生方法

有效

• 申請號: 201110362577.3
• 申請日: 2011-11-16
• 公開（公告）號: CN102541815A
• 公開（公告）日: 2012-07-04
• 發明（設計）人: 尚生瓏;秦曉衛;周武旸;戴旭初
• 申請（專利權）人: 中國科學技術大學
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 安徽省合肥新安專利代理有限責任公司 34101
• 代理人: 汪祥虬

技術領域

本發明屬于數字通信技術領域，具體涉及基于概率計算的正余弦信號在現場可編程邏輯門陣列(FPGA)上的產生方法。

背景技術

傳統的信號處理方法大都基于精確數據的計算。隨著電路工藝的不斷發展，對于電路計算的精準度要求越來越難以保證，而且隨著計算復雜度的提高，電路面積會不斷變大，功耗也隨之增大，將成為集成電路設計的瓶頸。如何提高電路計算的精準度及電路的容錯能力，以及如何減少電路面積及電路功耗，將是未來電路設計要面臨且亟待解決的問題。

目前在FPGA上產生正余弦信號的方法主要有：《無線電工程協會-電子計算機期刊》(IRE?Transactions?on?Electronic?Computers，vol.EC-8，pp.330-334，1959)提出的基于坐標旋轉數字計算(Coordinate?Rotation?Digital?Computer，簡稱CORDIC)算法的方法及《國際電子與電氣工程師協會-音頻和電聲期刊》(IEEE?Transactions?on?Audio?and?Electroacoustics，vol.19，pp.48-57，1971)提出的數字直接頻率合成(DDS)方法。其中CORDIC算法是對正余弦函數的迭代計算方法，每次迭代都使其旋轉一個固定角度θ，這個固定角度θ的正切值tanθ取值為2^-i(i＝0，1，2，…)，因而適合在FPGA上通過移位的方式實現計算，且可通過流水線的方式實現正余弦函數的計算，也只需較少的存儲器；而DDS方法是將正余弦信號的函數值儲存在存儲器中，通過讀存儲器得到相應的正余弦函數值。該方法雖然具有精度高、控制靈活的優點，但其存儲器的開銷很大，需占用很大的存儲空間。上述兩類傳統的方法還均存在容錯能力不足以及電路面積大的缺點。

概率計算理論基礎是用一組隨機編碼的脈沖序列來表示取值范圍在[0，1]的數值，比如將高電平出現的概率看作是一個取值范圍在[0，1]的數值，則隨機序列的信息就包含在高電平出現的概率之中，對高電平出現的次數做一個統計平均，就能得到相應的信息值。隨著電路技術的發展及信號處理的需求，概率計算方法也開始應用于信號處理及數學計算等精確計算領域，相比于傳統的計算方法，概率計算在容錯能力、電路復雜度、電路面積等多方面具備更大的優勢。

發明內容

本發明的目的是提出一種基于概率計算的正余弦信號在現場可編程邏輯門陣列(FPGA)上的產生方法，以提高電路的容錯能力，減小電路面積及復雜度。

本發明基于概率計算的正余弦信號在現場可編程邏輯門陣列上的產生方法，其特征在于整個系統的構成方式為：角度產生器的輸出及常量存儲器的輸出都和轉化器的輸入端相連接，轉化器的輸出和數據處理器的輸入端相連接，數據處理器的輸出和計數器的輸入端相連接，計數器輸出計算結果；其中：

所述角度產生器，由頻率控制字的輸出和相位累加器的輸入端口相連接，相位累加器的輸出同時和自身輸入端以及相位相加器的輸入端相連接，相位控制字的輸出和所述相位相加器的另一個輸入端相連接，相位相加器的輸出接下一級運樣配置連結所組成；每隔個時鐘周期，相位累加器累加一次由頻率控制字輸入的值，然后送往相位相加器，相位相加器將相位累加器的值與相位控制字的值進行相加，產生一個角度值，輸出給下一級；其中N為每個數所用的概率序列長度，K為并行電路的個數；

所述常量存儲器存儲需要用到的概率值為和共5個；

所述轉化器，由角度產生器的輸出及常量存儲器的輸出分別和兩個寄存器的輸入端相連接，兩個寄存器的輸出分別和兩個比較器的輸入端相連接，線性反饋移位寄存器各個抽頭分別和去相關器的各相應抽頭輸入端相連接，去相關器的輸出同時和所述兩個比較器的另一輸入端相連接，該兩個比較器的輸出端分別接下一級兩個去相關器的輸入端，這樣配置連結所組成；去相關器是對線性反饋移位寄存器進行不同的抽頭，從而產生多個不相同的數據；比較器對寄存器的值及去相關器的值進行比較，輸出0或1比特序列，與寄存角度值寄存器相連的比較器輸出一個比特序列，與寄存常量寄存器相連的比較器輸出五個比特序列；