[發(fā)明專利]一種半導體結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201110362350.9
• 申請日: 2011-11-15
• 公開（公告）號: CN103107091A
• 公開（公告）日: 2013-05-15
• 發(fā)明（設計）人: 尹海洲;蔣葳;許高博
• 申請（專利權(quán)）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28;H01L21/768;H01L29/78;H01L29/45
• 代理公司: 北京漢昊知識產(chǎn)權(quán)代理事務所(普通合伙) 11370
• 代理人: 朱海波

技術領域

本發(fā)明涉及半導體制造技術，尤其涉及一種半導體結(jié)構(gòu)及其制造方法。

背景技術

金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor?Field-Effect?Transistor，MOSFET)是一種可以廣泛應用在數(shù)字電路和模擬電路中的晶體管。當MOSFET的柵介質(zhì)層由高K介質(zhì)材料構(gòu)成時，可以有效地減小柵極漏電流，但是在最初形成高K柵介質(zhì)層時，高K柵介質(zhì)層的分子結(jié)構(gòu)可能會稍有缺陷。為了修復該缺陷，需要在較高的溫度(600℃-800℃)下對其進行退火。此外，對高K柵介質(zhì)層進行退火還可以提高晶體管的可靠性。在替代柵工藝中，沉積高K柵介質(zhì)層通常在去除偽柵之后進行，例如已經(jīng)沉積了層間介質(zhì)層之后。如果此時已經(jīng)形成源漏區(qū)的金屬硅化物，由于對高K介質(zhì)層進行退火需要高溫，則金屬硅化物層在高溫下結(jié)構(gòu)會發(fā)生變化，從而導致金屬硅化物層電阻率的增加，進而降低晶體管的性能。

在現(xiàn)有技術美國專利申請US2007/0141798A1中提出一種在替代柵工藝中可以對高K柵介質(zhì)層進行退火但又不破壞金屬硅化物層的方法，該方法步驟如下：

在襯底上形成具有犧牲柵極的晶體管；在襯底上沉積第一層間介質(zhì)層；移除所述犧牲柵極形成柵溝槽；在所述柵溝槽中沉積形成高K介電層；對所述高K介電層進行退火；在所述柵溝槽中沉積金屬層；在所述第一層間介質(zhì)層和所述晶體管上沉積第二層間介質(zhì)層；刻蝕所述第一層間介質(zhì)層和所述第二層間介質(zhì)層至源極和漏極分別形成第一接觸溝槽和第二接觸溝槽；在所述第一接觸溝槽和所述第二接觸溝槽中沉積第二金屬層；對所述第二金屬層進行退火，在所述源極和漏極形成金屬硅化物層；以及沉積第三金屬層填充所述第一接觸溝槽和所述第二接觸溝槽。

由于在對高K介質(zhì)層進行退火后形成接觸層(如金屬硅化物層)，所以避免了金屬硅化物層在高溫下被破壞。

但是，上述方法雖然能在對高K柵介質(zhì)層進行退火時不破壞金屬硅化物層，但是該方法的限制是只能在接觸溝槽與源/漏區(qū)之間形成金屬硅化物層，在源/漏區(qū)表面覆蓋金屬硅化物的區(qū)域面積有限，由此不能充分地降低該晶體管的金屬硅化物層的接觸電阻。因此，如何降低接觸層(如金屬硅化物層)的接觸電阻，就成了亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明的目的之一是提供一種半導體結(jié)構(gòu)及其制造方法，利于減小源/漏區(qū)接觸層(如金屬硅化物層)的接觸電阻。

根據(jù)本發(fā)明的一個方面，提供一種半導體結(jié)構(gòu)的制造方法，該方法包括以下步驟：

a)提供襯底；

b)在所述襯底上形成偽柵堆疊、附著于所述偽柵堆疊側(cè)壁的側(cè)墻、以及位于所述偽柵堆疊兩側(cè)的源/漏區(qū)，其中所述偽柵堆疊至少包括第一柵極介質(zhì)層和偽柵極；

c)在所述源/漏區(qū)表面形成與所述源/漏區(qū)同型摻雜的非晶硅層；

d)形成覆蓋所述摻雜非晶硅層以及偽柵堆疊的層間介質(zhì)層；

e)去除所述層間介質(zhì)層的一部分以暴露所述偽柵堆疊；

f)去除所述偽柵堆疊以形成開口，在所述開口內(nèi)填充第二柵介質(zhì)層和所述第一導電材料，或者去除所述偽柵堆疊在第一柵極介質(zhì)層以上的部分以形成開口，在所述開口內(nèi)填充所述第一導電材料，以形成柵堆疊結(jié)構(gòu)；

g)形成貫穿層間介質(zhì)層和所述非晶硅層的接觸孔，所述接觸孔至少部分暴露所述源/漏區(qū)；

h)在所述源/漏區(qū)的暴露區(qū)域和接觸孔在非晶硅層中的側(cè)壁表面形成接觸層；

i)在所述接觸孔中填充第二導電材料，形成接觸塞。

本發(fā)明另一方面還提出一種半導體結(jié)構(gòu)，該半導體結(jié)構(gòu)包括：

襯底；

形成于所述襯底之上的柵堆疊結(jié)構(gòu)；

形成于所述襯底之中，且位于所述柵堆疊結(jié)構(gòu)兩側(cè)的源/漏區(qū)；

覆蓋所述源/漏區(qū)的非晶硅層；

覆蓋所述非晶硅層和所述柵堆疊結(jié)構(gòu)的層間介質(zhì)層；以及

貫穿層間介質(zhì)層以及所述非晶硅層并與所述源/漏區(qū)電連接的，由第二導電材料構(gòu)成的接觸塞，其中：

在所述接觸塞與所述源/漏區(qū)以及所述非晶硅層之間存在接觸層。

本發(fā)明在源/漏區(qū)和非晶硅層表面形成接觸層，接觸層的金屬硅化物不需要經(jīng)受對高K柵介質(zhì)層的高溫處理，所以生成時可以控制其厚度比需要經(jīng)受高溫處理時的高，從而降低了源/漏區(qū)金屬硅化物層的接觸電阻；同時可增加在源/漏區(qū)表面覆蓋接觸層的面積，也利于減小源/漏區(qū)接觸電阻。同時由于非晶硅層的存在，使得源/漏區(qū)與接觸層的接觸面積增大，可以進一步降低接觸電阻。與現(xiàn)有技術相比，有明顯的進步和提高。