[發明專利]半導體集成電路及其操作方法

有效

• 申請號: 201110361324.4
• 申請日: 2011-11-15
• 公開（公告）號: CN102571119A
• 公開（公告）日: 2012-07-11
• 發明（設計）人: 元澤篤史;塚本隆幸;松浦達治;奧田裕一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H04B1/16
• 分類號: H04B1/16
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 秦晨

1.一種半導體集成電路，包括：

接收混頻器；以及

生成被供應給所述接收混頻器的本地信號的信號發生器，

其中所述接收混頻器被供應以RF接收信號和所述本地信號，從而生成接收混頻器輸出信號，

其中所述信號發生器包括多級延遲電路、相位檢測單元和時鐘發生單元，

其中所述多級延遲電路響應于在所述RF接收信號中所包含的載波信號而生成包括相位時序彼此相差預定的延遲時間的多個時鐘脈沖信號的脈沖序列，

其中所述相位檢測單元檢測產生于由所述多級延遲電路所生成的所述脈沖序列中的特定時鐘脈沖信號的電壓電平與先于所述特定時鐘脈沖信號而產生的預定數量的時鐘脈沖信號的電壓電平之間的差異，從而檢測出所述特定時鐘脈沖信號是否具有規定的相位并生成檢測輸出信號，

其中所述時鐘發生單元包括選擇器和第一信號合成邏輯電路，

其中所述選擇器響應于由所述相位檢測單元生成的所述檢測輸出信號而從由所述多級延遲電路生成的所述時鐘脈沖信號中輸出分別具有多個預先選定的相位的多個選擇時鐘脈沖信號，并且

其中所述第一信號合成邏輯電路對由所述選擇器輸出的所述選擇時鐘脈沖信號執行邏輯運算，從而生成被供應給所述接收混頻器的所述本地信號。

2.根據權利要求1所述的半導體集成電路，

其中所述多級延遲電路包括串聯耦接的多個延遲電路，

其中所述相位檢測單元包括多個觸發器和相位檢測器，

其中所述多級電路的所述延遲電路生成所述脈沖序列的所述時鐘脈沖信號并將其供應給所述選擇器以及所述相位檢測單元的所述觸發器，并且

其中所述相位檢測器被供應以所述觸發器的多個輸出信號，從而生成所述檢測輸出信號并且將其供應給所述選擇器。

3.根據權利要求2所述的半導體集成電路，其中首先產生于由所述多級延遲電路生成的所述脈沖序列中的起始時鐘脈沖信號被公共地供應給所述觸發器的多個觸發輸入端。

4.根據權利要求1所述的半導體集成電路，

其中所述接收混頻器包括第一接收混頻器和第二接收混頻器，

其中所述相位檢測單元檢測出所述特定時鐘脈沖信號是否具有大約為180°的所述規定相位并且生成所述檢測輸出信號，

其中所述選擇器響應于由所述相位檢測單元生成的所述檢測輸出信號而從所述時鐘脈沖信號中輸出具有大約0°的相位的第一選擇時鐘脈沖信號、具有大約45°的相位的第二選擇時鐘脈沖信號、具有大約90°的相位的第三選擇時鐘脈沖信號以及具有大約135°的相位的第四選擇時鐘脈沖信號，

其中所述第一信號合成邏輯電路的第一邏輯電路對所述第一選擇時鐘脈沖信號和所述第三選擇時鐘脈沖信號執行第一邏輯運算，從而生成被供應給所述第一接收混頻器的第一RF本地信號，并且

其中所述第一信號合成邏輯電路的第二邏輯電路對所述第二選擇時鐘脈沖信號和所述第四選擇時鐘脈沖信號執行第二邏輯運算，從而生成被供應給所述第二接收混頻器的第二RF本地信號。

5.根據權利要求4所述的半導體集成電路，

其中所述時鐘發生單元還包括：響應于所述第一RF本地信號和所述第二RF本地信號而生成第一非反轉數字時鐘信號、第一反轉數字時鐘信號、第二非反轉數字時鐘信號和第二反轉數字時鐘信號的第二信號合成邏輯電路，

其中所述第一接收混頻器包括響應于所述第一RF本地信號、所述第一非反轉數字時鐘信號和所述第一反轉數字時鐘信號而操作的第一直接采樣混頻器，并且

其中所述第二接收混頻器包括響應于所述第二RF本地信號、所述第二非反轉數字時鐘信號和所述第二反轉數字時鐘信號而操作的第二直接采樣混頻器。

6.根據權利要求5所述的半導體集成電路，還包括載波檢測器、第一復位開關晶體管和第二復位開關晶體管，

其中所述第一復位開關晶體管被耦接于所述第一直接采樣混頻器的輸出端與地電位之間，

其中所述第二復位開關晶體管被耦接于所述第二直接采樣混頻器的輸出端與所述地電位之間，

其中所述載波檢測器檢測包含于所述RF接收信號中的所述載波信號的振幅電平，并且

其中當所述載波信號的所述振幅電平被降低至規定的振幅電平或更小時，所述載波檢測器控制所述第一復位開關晶體管和所述第二復位開關晶體管從非導通狀態變為導通狀態。