[發明專利]一種實現主芯片與擴展芯片通信的系統及方法有效
| 申請號: | 201110360154.8 | 申請日: | 2011-11-14 |
| 公開(公告)號: | CN102508808A | 公開(公告)日: | 2012-06-20 |
| 發明(設計)人: | 程旭;馮毅;謝明利;佟冬 | 申請(專利權)人: | 北京北大眾志微系統科技有限責任公司 |
| 主分類號: | G06F13/40 | 分類號: | G06F13/40;G06F13/42 |
| 代理公司: | 北京安信方達知識產權代理有限公司 11262 | 代理人: | 栗若木;王漪 |
| 地址: | 100080 北京市海淀*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 實現 芯片 擴展 通信 系統 方法 | ||
技術領域
本發明涉及現代微處理器及其應用系統的設計,尤其涉及實現微處理器主芯片及擴展芯片通信的系統及方法。
背景技術
隨著現代微處理器性能需求的增長和集成電路制造工藝的進步,有些系統芯片已采用65nm、45nm甚至更高工藝進行設計。
然而,在高速I/O接口電路中,例如SATA/PCIe/USB控制器的物理接口(PHY)部件,在65nm工藝(或更高工藝,后文均以65nm為例)下不僅設計復雜度高,而且設計、制造、封裝和測試的成本也很高。由于I/O控制器不需要頻繁的升級工藝,因此通過將高速I/O控制器及其PHY部件放入采用130nm工藝設計的擴展芯片中實現,不僅有利于提升基于65nm工藝的系統芯片的流片(Tape?Out)成功率,而且在后續工藝升級過程中,還可以復用高速I/O擴展芯片,節省了面向新工藝再次購買高速I/O?PHY部件的成本。
因此,需要提供一種用于主芯片和擴展芯片之間進行片間信息傳輸的系統級通信方法及其采用的協議,并對主芯片與擴展芯片的通信實現模塊設計,從而為系統芯片的開發構筑良好的可擴展性和兼容性。
發明內容
本發明所要解決的技術問題是提供一種實現主芯片與擴展芯片通信的系統及方法,能夠提升主芯片生產的成功率,降低微處理器系統的生產成本。
為了解決上述技術問題,本發明提供了一種實現主芯片與擴展芯片通信的系統,包括通過數據通路連接的主芯片裝置和擴展芯片裝置,其中:
主芯片裝置,用于通過第一協議橋模塊將主芯片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出,和/或將由數據通路傳輸的外部的包解析成主芯片總線格式的數據傳輸給處于第一納米工藝的主芯片;
擴展芯片裝置,用于通過第二協議橋模塊將擴展芯片總線傳輸的數據轉換成數據通路協議的包由數據通路輸出,和/或將由數據通路傳輸的外部的包解析成擴展芯片總線格式的數據傳輸給處于第二納米工藝的擴展芯片。
進一步地,數據通路協議的包的格式包括包命令域和包內容域,其中:
包命令域,用于傳輸包命令字;
包內容域,用于對應于包命令字傳輸相應的包內容。
進一步地,數據通路協議的包含有信息包、讀寫請求包、寫響應包、讀寫數據包、復位包以及復位響應包中的一種或多種;其中:
信息包,通過信息包命令字表示傳輸的包是信息包,通過包緩存狀態域作為包內容域傳輸每一個接收包緩存隊列的狀態信息;
讀寫請求包,通過讀寫請求包命令字表示傳輸的包是讀寫請求包,包內容域含有第一標識域、讀/寫通道地址域以及控制信息域,其中,通過第一標識域標識主設備發出的讀交易或寫交易,通過讀/寫通道地址域表示讀交易的地址或寫交易的地址,通過控制信息域表示讀地址通道或寫地址通道上相應的控制信息;
寫響應包,通過寫響應包命令字表示傳輸的包是寫響應包,包內容域含有第二標識域及寫響應域,其中,通過第二標識域標識傳輸的寫響應信息,通過寫響應域傳輸寫響應信息;
讀寫數據包,通過讀數據包命令字表示傳輸的包是讀數據包,通過寫數據包命令字表示傳輸的包是寫數據包,包內容域含有第三標識域和數據域,其中,通過第三標識域標識讀交易數據或寫交易數據,通過數據域傳輸讀交易的數據或傳輸寫交易的數據;
復位包,通過復位包命令字表示傳輸的包是復位包,通過復位信息作為所述包內容域傳輸開始復位的信息;
復位響應包,通過復位響應包命令字表示傳輸的包是復位響應包,通過復位響應信息作為包內容域傳輸完成復位的信息。
進一步地,第一協議橋模塊或第二協議橋模塊包括發送部分和接收部分,發送部分包括依次連接的包轉換模塊、包發送緩存隊列模塊、仲裁模塊以及第一物理接口部件,接收部分包括依次連接的第二物理接口部件、解碼模塊、包接收緩存隊列模塊以及包解析模塊,其中:
包轉換模塊,用于將相應芯片總線傳輸的數據轉換成數據通路協議的包,輸出給包發送緩存隊列模塊;
包發送緩存隊列模塊,用于提供多個類型的發送緩存隊列,將數據通路協議的包按包類型緩存在相應類型的發送緩存隊列中;
仲裁模塊,用于從包發送緩存隊列模塊緩存在發送緩存隊列里的包仲裁出一個包;
第一物理接口部件,用于將仲裁模塊仲裁出的包通過數據通路發送;
第二物理接口部件,用于將從數據通路接收的包輸出給解碼模塊;
解碼模塊,用于將輸入的包解碼成所述數據通路協議的包,輸出給包接收緩存隊列模塊;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京北大眾志微系統科技有限責任公司,未經北京北大眾志微系統科技有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201110360154.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:時基電路觸摸定時開關
- 下一篇:空氣負離子發生器





