[發明專利]一種減小輻射產生電荷收集的CMOS器件及其制備方法

有效

• 申請號: 201110359705.9
• 申請日: 2011-11-14
• 公開（公告）號: CN102386186A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 黃如;譚斐;安霞;黃芊芊;楊東;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/08;H01L21/8238
• 代理公司: 北京萬象新悅知識產權代理事務所(普通合伙) 11360
• 代理人: 賈曉玲

1.一種減小輻射產生電荷收集的CMOS器件，所述CMOS器件包括襯底、器件隔離區、柵區、源區、漏區以及LDD區，其特征在于，在所述源區和漏區的正下方設置重摻雜的抑制電荷收集區，所述抑制電荷收集區的摻雜類型與源區和漏區的摻雜類型相反。

2.如權利要求1所述的CMOS器件，其特征在于，所述抑制電荷收集區橫向范圍略小于或者等于源區和漏區的橫向范圍，且向溝道的橫向位置不超過源區和漏區的邊緣。

3.如權利要求1所述的CMOS器件，其特征在于，所述抑制電荷收集區的摻雜濃度不小于所述源區和漏區的摻雜濃度。

4.一種減小輻射產生電荷收集的CMOS器件的制備方法，其特征在于，包括以下步驟：

1)提供一個半導體材料作為襯底；

2)在所述襯底上熱生長一層二氧化硅作為緩沖層，淀積一層氮化硅，然后采用光刻技術留出場區位置，反應離子刻蝕所述氮化硅，并進行場區注入，淀積二氧化硅和阻擋層，化學機械平坦化CMP使表面平坦化，形成器件隔離區；

3)清洗后生長柵介質，并淀積一層柵電極，采用光刻技術形成柵圖形，刻蝕圖形外的柵電極和柵介質材料形成柵區，進行LDD區注入，形成LDD區；

4)淀積并各向異性刻蝕形成柵側墻；

5)淀積形成一層阻擋層，各向異性刻蝕形成阻擋層側墻；

6)進行重摻雜的離子注入，形成抑制電荷收集區；

7)刻蝕所述阻擋層側墻，進行源區和漏區注入，注入深度小于重摻雜的抑制電荷收集區的注入深度，并且摻雜類型與所述抑制電荷收集區的摻雜類型相反，采用快速退火技術以進行雜質激活以形成源區和漏區。

5.如權利要求4所述的制備方法，其特征在于，在步驟3)中所述柵介質的材料為二氧化硅或者高K材料。

6.如權利要求4所述的制備方法，其特征在于，在步驟3)中所述柵電極的材料為多晶硅或者金屬。

7.如權利要求4所述的制備方法，其特征在于，在步驟4)中所述柵側墻的材料為二氧化硅或者氮化硅。

8.如權利要求4所述的制備方法，其特征在于，在步驟5)中所述阻擋層的材料為二氧化硅或者氮化硅。