[發明專利]改善淺槽隔離氧化硅膜表面平坦化的方法

無效

• 申請號: 201110356419.7
• 申請日: 2011-11-11
• 公開（公告）號: CN103107124A
• 公開（公告）日: 2013-05-15
• 發明（設計）人: 劉俊
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/3105
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 高月紅

技術領域

本發明涉及一種淺槽隔離氧化硅膜表面平坦化的方法，特別是涉及一種改善淺槽隔離氧化硅膜表面平坦化的方法。

背景技術

在半導體制造過程中，淺溝槽隔離(Shallow?Trench?Isolation，STI)工藝具有隔離效果好，占用面積小等優點，典型的STI工藝流程包括：硅襯底上的氧化硅(pad?oxide)和氮化硅淀積、STI硅槽刻蝕、氧化硅(HDP?Oxide)的填入、氧化硅的化學機械研磨(CMP)，氮化硅和氧化硅(pad?oxide)的去除。

在淺溝槽隔離(STI)的制作工藝過程中，CMP工藝被用來去除和平整化過填(over-filled)的高密度等離子體氧化硅(HDP?oxide)。由于CMP的凹陷(dishing)和侵蝕(erosion)效應，傳統的淺槽隔離氧化硅膜表面平坦化的方法是先通過reverse?mask(反掩膜)干法刻蝕AA(active?area：有源區)密集區的氧化硅，然后采用化學機械研磨(CMP)達到平坦化。

然而傳統的reverse?mask工藝(如圖1所示)，對于mask對準精度有一定的要求，特別在圖1中虛線標注的地方，左偏或右偏都會導致平坦化的效果變差。另外，對于reverse?mask刻蝕，如果只刻蝕一半SiO₂的話，對氧化硅膜表面平坦化幫助有限；刻蝕到Si₃N₄的話，工藝的靈活性就受到限制，即不能跟據不同的產品，作靈活的調整。

發明內容

本發明要解決的技術問題是提供一種改善淺槽隔離氧化硅膜表面平坦化的方法，該方法能大幅降低對該層光刻對準精度的要求，并增加工藝靈活性。

為解決上述技術問題，本發明的改善淺槽隔離氧化硅膜表面平坦化的方法，包括：對于填滿淺槽的氧化硅，先通過STI的化學機械研磨(CMP)，然后采用mask(掩膜)刻蝕AA密集區的氧化硅，從而改善淺槽隔離氧化硅膜表面的平坦化。

上述方法，其具體步驟包括：

(1)按現有STI工藝完成淺槽內氧化硅的填滿后，進行STI?CMP，然后，進行在AA密集區打開的光刻；

(2)對氮化硅高選擇比的SiO₂進行刻蝕，使得AA密集區的SiO₂膜高度和AA疏松區域保持一致，或達到所需高度；

(3)去除光刻膠。

所述步驟(2)中，刻蝕的方法，包括：濕法刻蝕、干法刻蝕；刻蝕的時間，能根據產品的需要，做相應調整，即根據不同的產品，采用不同的刻蝕時間。

本發明的有益效果如下：

(1)可以大幅降低對光刻對準精度的要求，比如從原來的0.1μm左右，放寬到0.3μm以上；

(2)由于刻蝕量的減少，可以考慮采取選擇性更高的濕法刻蝕工藝；

(3)增加了工藝的靈活性，即可以跟據產品不同，作相應刻蝕時間的調整，以便在一定范圍內(比如±500A)單獨調節在AA密集區淺溝槽隔離(STI)的氧化層高度；

(4)當單獨調節在AA密集區淺溝槽隔離的氧化層高度時，不影響其他區域的淺溝槽隔離的氧化層高度。

附圖說明

下面結合附圖與具體實施方式對本發明作進一步詳細的說明：

圖1是傳統的reverse?mask工藝圖；

圖2是本發明的工藝圖；

圖3是本發明中的進行在AA密集區打開的光刻圖；

圖4是本發明中的對STI?SiO₂進行刻蝕的示意圖。

具體實施方式

本發明的改善淺槽隔離氧化硅膜表面平坦化的方法，其工藝圖如圖2所示，步驟包括：

(1)根據現有STI工藝流程，進行硅襯底上的氧化硅和氮化硅淀積、STI硅槽刻蝕、HDP氧化硅的填入(填滿)后，然后在STI?CMP后，進行在AA密集區打開的光刻(如圖3所示)，該光刻過程中，光刻膠厚度為1μm左右，使用I-line光刻機進行曝光；

其中，AA密集區可以為：在芯片內部任意10μm×10μm范圍內，AA所占面積超過總面積的40％或以上；

(2)使用固定時間的對氮化硅高選擇比(大于10∶1)的SiO₂濕法刻蝕或干法刻蝕，如圖4所示，使得AA密集區淺溝槽隔離的SiO₂膜高度和AA疏松區域保持一致，或達到所需高度(比如±500A范圍內均可)；

本步驟中，在刻蝕前后，可以對AA密集區淺溝槽隔離的氧化層(SiO₂膜)厚度加以測量，以便監控刻蝕量；