[發明專利]一種檢測淺溝槽隔離缺陷的方法

有效

• 申請號: 201110355625.6
• 申請日: 2011-11-10
• 公開（公告）號: CN102509711A
• 公開（公告）日: 2012-06-20
• 發明（設計）人: 徐強;張文廣;鄭春生;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及集成電路制造領域，且特別涉及一種檢測淺溝槽隔離缺陷的方法。

背景技術

淺溝槽隔離(Shallow?Trench?Isolation，STI)是半導體技術采用的通用隔離方法，這種隔離方法的優點是隔離效果好，而且占用面積小。

集成電路制造技術領域中，形成淺溝槽隔離的步驟包括：在半導體基底上形成淺溝槽；向所述淺溝槽填充隔離物；平整化填充隔離物后的所述淺溝槽。其中，向所述淺溝槽填充隔離物的步驟包括：清洗已形成所述淺溝槽的半導體基底；在所述淺溝槽內形成墊氧化層；沉積隔離層，所述隔離層覆蓋所述墊氧化層并填充所述淺溝槽。所述半導體基底通過在半導體襯底表面順次形成隔離層及鈍化層后獲得。

高密度等離子體化學氣相淀積(HDP?CVD)技術由于具有較好的填充能力，仍然廣泛應用于45nm以上的STI填充。但由于HDP是通過對有源區上方的二氧化硅薄膜進行等離子體的轟擊甚至是蝕刻而改變其形貌來擴大HDP?CVD的填充能力，因此對于不同結構的STI需要進行一定周期的工藝調整來達到無空洞填充(void?free)與無有源區Si損傷(clipping?free)的平衡。

在實際的工藝調整中，通常采用透射電子顯微鏡(Transmission?electron?microscopy，TEM)來判定是否有損傷，但是由于墊氧化層同高密度等離子體氧化層性質相似，在TEM中很難分辨，因此很難判斷HDP制程是否已經損傷到了墊氧化層甚至是有源區Si，只能通過大量的工藝微調來確定最佳工藝，這樣的工藝調整周期就相對比較長。

發明內容

本發明提出一種檢測淺溝槽隔離缺陷的方法，能夠有效檢測出淺溝槽隔離的缺陷，并縮短高密度等離子體化學氣相淀積填充淺溝槽的工藝調整周期。

為了達到上述目的，本發明提出一種檢測淺溝槽隔離缺陷的方法，包括下列步驟：

在半導體基底上形成淺溝槽；

在所述淺溝槽內沉積墊氧化層；

在所述墊氧化層上沉積界面層；

在所述界面層上沉積二氧化硅氧化層；

對上述結構進行檢測，

其中，在所述墊氧化層上沉積界面層的步驟采用原子層沉積方法。

進一步的，所述半導體基底通過在半導體襯底上形成有源區并依次形成隔離層及鈍化層后獲得。

進一步的，所述隔離層為二氧化硅層，所述鈍化層為氮化硅層。

進一步的，所述墊氧化層為二氧化硅層。

進一步的，所述界面層為Al₂O₃，TiN，HfO，或ZrO層。

進一步的，所述界面層的厚度范圍為5埃～50埃。

進一步的，在所述界面層上沉積二氧化硅氧化層采用高密度等離子體化學氣相淀積方法。

進一步的，所述檢測步驟采用透射電子顯微鏡進行檢測。

本發明提出的檢測淺溝槽隔離缺陷的方法，在高密度等離子體化學氣相淀積填充淺溝槽之前，預先利用原子層沉積方法淀積一層非二氧化硅層，作為淺溝槽墊氧化層的二氧化硅同高密度等離子體化學氣相淀積二氧化硅層之間的界面層，從而在開發新的高密度等離子體化學氣相淀積工藝期間，能夠通過透射電子顯微鏡照片給出比較清晰的信號來進行工藝調整。由于原子層沉積技術具有較好的階梯覆蓋能力，不會影響到后續淺溝槽高密度等離子體薄膜的填充。從而節約了制程時間，降低了生產成本。

附圖說明

圖1所示為本發明較佳實施例的檢測淺溝槽隔離缺陷的方法流程圖。

具體實施方式

請參考圖1，圖1所示為本發明較佳實施例的檢測淺溝槽隔離缺陷的方法流程圖。本發明提出一種檢測淺溝槽隔離缺陷的方法，包括下列步驟：

步驟S100：在半導體基底上形成淺溝槽；

步驟S200：在所述淺溝槽內沉積墊氧化層；

步驟S300：在所述墊氧化層上沉積界面層；

步驟S400：在所述界面層上沉積二氧化硅氧化層；

步驟S500：對上述結構進行檢測，

其中，在所述墊氧化層上沉積界面層的步驟采用原子層沉積方法，在所述界面層上沉積二氧化硅氧化層采用高密度等離子體化學氣相淀積方法。