[發明專利]改善MOS器件載流子遷移率的方法以及MOS器件制造方法

無效

• 申請號: 201110355436.9
• 申請日: 2011-11-10
• 公開（公告）號: CN102364664A
• 公開（公告）日: 2012-02-29
• 發明（設計）人: 謝欣云;黃曉櫓;陳玉文
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種改善MOS器件 載流子遷移率的方法、以及采用了該改善MOS器件載流子遷移率的方法的MOS 器件制造方法。

背景技術

半導體制造行業一直致力于提高MOSFET(金屬-氧化層-半導體-場效晶體 管，Metal-Oxide-Semiconductor?Field-Effect?Transistor，以下稱為MOS器 件)載流子遷移率。

當前，業界為改善CMOS(Complementary?Metal?Oxide?Semiconductor，互 補金屬氧化物半導體)晶體管載流子的遷移率，通常采用在制程中引入應力工 程或采用不同半導體材料溝道，但這些方法大大提高了工藝復雜度。

所以，希望能夠提供一種能夠改善MOS器件載流子遷移率而不會大大提高 工藝復雜度的方法。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種不 會大大提高工藝復雜度的改善MOS器件載流子遷移率的方法、以及采用了該改 善MOS器件載流子遷移率的方法的MOS器件制造方法。

根據本發明的第一方面，提供了一種改善MOS器件載流子遷移率的方法， 其包括：柵極氧化層形成步驟，用于在襯底的器件區域上形成柵極氧化層，所 述器件區域包括將要制成PMOS器件的區域以及將要制成NMOS器件的區域；氮 化步驟，用于對器件結構執行分耦式等離子體氮化；其中，通過調節分耦式等 離子體氮化工藝的時間和/或功率，使得氮在柵氧中的分布遠離SiO2-Si襯底界 面；氮化后退火步驟，用于在所述氮化步驟之后執行氮化后退火；其中通過控 制氮化后退火的時間和/或溫度，使得氮在柵氧中的分布遠離SiO2-Si襯底界面； 柵極形成步驟，用于形成PMOS器件的柵極以及NMOS器件的柵極；以及氮元素 注入步驟，用于利用掩膜掩蓋將要制成PMOS器件的區域，并暴露將要制成NMOS 器件的區域，并且在布置了所述掩膜之后，執行氮元素注入。

優選地，所述氮元素注入步驟在MOS器件的NMOS器件的N型的輕摻雜漏擴 散區注入過程中執行。

優選地，在所述柵極氧化層形成步驟中，根據最后所需柵氧電性厚度目標， 通過調節硅基氧化物氧化時間控制氧化層厚度。

優選地，在所述氮化后退火步驟中，根據最終PMOS器件中期望的氮元素輪 廓分布要求來控制氮化后退火的時間及溫度，使得在氮在柵氧中的分布遠離 SiO2-Si襯底界面的情況下滿足最終PMOS器件中期望的氮元素輪廓分布要求。

優選地，在所述氮元素注入步驟中，根據NMOS器件的柵極的厚度決定氮元 素的注入劑量。

優選地，所述MOS器件是CMOS器件。

根據本發明的第一方面，在柵氧制備過程中，根據最后所需柵氧電性厚度 目標，通過優化硅基氧化物氧化時間控制氧化層厚度，調節DPN(decoupled? plasma?nitridation，分耦式等離子體氮化)時間或功率，以及精確優化PNA (Post?Nitridation?Anneal，氮化后退火)時間；使得氮在柵氧中的分布遠離 SiO2-Si襯底界面。然后，在NMOS器件的N型的輕摻雜漏(NLDD，N?type?Lightly? Doped?Drain)擴散區注入過程中，使得NMOS的SiO2-Si襯底界面具有少量的 氮元素。由此提高了NMOS和PMOS的載流子遷移率。即，根據本發明，可通過 改善優化氮元素在柵氧中的位置分布，提高MOS器件(尤其是CMOS器件)的載 流子遷移率。

根據本發明的第二方面，提供了一種采用了根據本發明第一方面所述的改 善MOS器件載流子遷移率的方法的MOS器件制造方法。

由于采用了根據本發明第一方面所述的改善MOS器件載流子遷移率的方法， 因此，本領域技術人員可以理解的是，根據本發明第二方面的MOS器件制造方 法同樣能夠實現根據本發明的第一方面的改善MOS器件載流子遷移率的方法所 能實現的有益技術效果。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整 的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1示意性地示出了根據本發明實施例的改善MOS器件載流子遷移率的方 法的流程圖。