[發(fā)明專利]半導(dǎo)體裝置及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201110354571.1
• 申請(qǐng)日: 2011-11-10
• 公開（公告）號(hào): CN103107192A
• 公開（公告）日: 2013-05-15
• 發(fā)明（設(shè)計(jì)）人: 三重野文健
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/16;H01L21/336
• 代理公司: 中國(guó)國(guó)際貿(mào)易促進(jìn)委員會(huì)專利商標(biāo)事務(wù)所 11038
• 代理人: 劉倜

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及半導(dǎo)體裝置及其制造方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的持續(xù)發(fā)展，器件的關(guān)鍵尺寸不斷降低。在此趨勢(shì)下，提出了鰭片(fin)式半導(dǎo)體器件，諸如鰭片式晶體管(FinFET)。現(xiàn)今，鰭片式半導(dǎo)體器件廣泛用在存儲(chǔ)器和邏輯器件等領(lǐng)域中。

在H.Kawasaki等人所著的“Challenges?and?Solutions?ofFinFET?Integration?in?an?SRAM?Cell?and?a?Logic?Circuit?for?22?nmnode?and?beyond”(IEDM?2009，第289-292頁(yè))中提出了適于更小尺寸的節(jié)點(diǎn)的FinFET技術(shù)。在該非專利文獻(xiàn)中，利用SIT(sidewallimage?transfer，側(cè)壁圖像傳遞)來(lái)制造用于半導(dǎo)體器件的鰭片。

然而，器件的溝道寬度的離散性(變化)成為這樣的FinFET技術(shù)所要面對(duì)的一個(gè)問(wèn)題。

另一方面，鰭片的高度高，可以為柵極留下更多的空間。然而隨著鰭片的尺寸(特別是，厚度(或者，寬度))的不斷縮減，鰭片在器件制造工藝中的垮塌和被不期望地去除也成為一個(gè)重要的問(wèn)題。

因此，存在對(duì)減輕或解決上述問(wèn)題的需求。針對(duì)此，發(fā)明人提出了新穎的富有創(chuàng)造性的半導(dǎo)體裝置及其制造方法，以減輕或消除現(xiàn)有技術(shù)中的一個(gè)或更多個(gè)問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的發(fā)明人注意到，如果可以提高器件中載流子的遷移率，則可以降低對(duì)鰭片尺寸的日益緊張的要求。

本發(fā)明的目的之一在于：至少減輕或解決上述的一個(gè)或更多個(gè)問(wèn)題。

本發(fā)明一個(gè)實(shí)施例的目的在于：提高鰭片式半導(dǎo)體器件中載流子的遷移率，從而降低對(duì)器件尺寸的要求。

本發(fā)明的又一目的在于，提供一種半導(dǎo)體裝置，包括：第一鰭片，由第一半導(dǎo)體材料形成；以及第二鰭片，包括由第二半導(dǎo)體材料形成的層，其中所述第一半導(dǎo)體材料是硅，而所述第二半導(dǎo)體材料是硅鍺。

優(yōu)選地，所述第二鰭片還包括在所述由第二半導(dǎo)體材料形成的層下的由第一半導(dǎo)體材料形成的層。

優(yōu)選地，所述半導(dǎo)體裝置還包括分別在所述第一鰭片和所述第二鰭片上的硬掩模層。

優(yōu)選地，所述半導(dǎo)體裝置還包括在所述第一鰭片和所述第二鰭片下的絕緣體層。

優(yōu)選地，所述第一鰭片用于形成N溝道半導(dǎo)體器件，而所述第二鰭片用于形成P溝道半導(dǎo)體器件。

優(yōu)選地，所述半導(dǎo)體裝置還包括用于所述N溝道半導(dǎo)體器件和P溝道半導(dǎo)體器件的柵極絕緣層和柵極。

優(yōu)選地，用于所述N溝道半導(dǎo)體器件的柵極和用于所述P溝道半導(dǎo)體器件的柵極分別由具有相應(yīng)的適當(dāng)功函數(shù)的金屬形成。

根據(jù)本發(fā)明另一方面，提供了一種制造半導(dǎo)體裝置的方法，包括以下步驟：(a)提供第一襯底，所述第一襯底具有第一半導(dǎo)體層以及在所述第一半導(dǎo)體層上的硬掩模層，其中所述第一半導(dǎo)體層包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域包括由第一半導(dǎo)體材料形成的層，而所述第二區(qū)域包括由第二半導(dǎo)體材料形成的層，其中所述第一半導(dǎo)體材料是Si，而所述第二半導(dǎo)體材料是SiGe；(b)在所述硬掩模上形成具有第一圖案和第二圖案的掩模，以使得第一圖案位于所述第一區(qū)域上，而第二圖案位于所述第二區(qū)域上；以及(c)利用所述掩模刻蝕所述硬掩模和所述第一半導(dǎo)體層，以在所述第一區(qū)域中形成第一鰭片并在所述第二區(qū)域中形成第二鰭片，并且使得所述第一鰭片由所述第一半導(dǎo)體材料形成，而所述第二鰭片包括由第一半導(dǎo)體材料形成的層。

優(yōu)選地，所述第一鰭片適于形成N溝道半導(dǎo)體器件，而所述第二鰭片適于形成P溝道半導(dǎo)體器件。

優(yōu)選地，形成所述掩模的步驟(b)包括：(b1)在所述硬掩模層上形成芯軸層，所述芯軸層中形成有開口，所述開口的兩個(gè)側(cè)壁分別在所述第一區(qū)域和所述第二區(qū)域上；(b2)形成分別在所述開口的兩個(gè)側(cè)壁上的第一間隔物和第二間隔物，來(lái)分別作為所述第一圖案和所述第二圖案；以及(b3)去除所述芯軸層。

優(yōu)選地，所述方法還包括如下步驟：(d)去除所述掩模。

優(yōu)選地，所述方法還包括如下步驟：(e)去除所述硬掩模。

優(yōu)選地，提供第一襯底的步驟(a)包括：(a1)提供第二襯底，所述第二襯底包括初始半導(dǎo)體層，所述初始半導(dǎo)體層由Si形成；以及(a2)在所述初始半導(dǎo)體層中選擇性地形成SiGe層。

優(yōu)選地，所述第一襯底還包括在所述第一半導(dǎo)體層下的絕緣體層。