[發明專利]具有高K柵極介電層的半導體器件及其制造方法

在審

• 申請號: 201110350730.0
• 申請日: 2011-11-08
• 公開（公告）號: CN102956695A
• 公開（公告）日: 2013-03-06
• 發明（設計）人: 李昆育;姚亮吉;奧野泰利;萬幸仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/49
• 分類號: H01L29/49;H01L21/28
• 代理公司: 北京德恒律師事務所 11306
• 代理人: 陸鑫;房嶺梅

1.一種半導體器件，包括：

襯底；以及

柵極結構，設置在所述襯底上方，

其中，所述柵極結構包括介電部分和設置在所述介電部分上方的電極部分，

其中，所述介電部分包括在所述襯底上方的碳摻雜的高介電常數(高k)介電層以及與所述電極部分相鄰的無碳的高k介電層。

2.根據權利要求1所述的半導體器件，其中，所述碳摻雜的高k介電層選自于由Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的碳摻雜氧化物及其混合物所構成的組。

3.根據權利要求1所述的半導體器件，所述無碳的高k介電層選自于由Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物及其混合物所構成的組。

4.根據權利要求1所述的半導體器件，其中，所述無碳的高k介電層的厚度與所述碳摻雜的高k介電層的厚度的比值處在大約1至10的范圍內。

5.一種制造高k介電層的方法，包括：

通過第一原子層沉積(ALD)工藝將碳摻雜的高介電常數(高k)介電層形成在襯底上方；以及

通過第二ALD工藝將無碳的高k介電層形成在所述碳摻雜的高k介電層上。

6.根據權利要求5所述的方法，其中，所述第一ALD工藝包括10個以上用于碳摻雜的氧化鉿的周期。

7.根據權利要求5所述的方法，其中，所述第一ALD工藝的金屬(Me)前體包括金屬有機化合物。

8.根據權利要求5所述的方法，其中，在大約150℃至275℃的溫度下執行所述第一ALD工藝步驟。

9.根據權利要求5所述的方法，其中，所述第二ALD工藝的金屬(Me)前體包括金屬鹵化物。

10.根據權利要求5所述的方法，其中，在大約250℃至325℃的溫度下執行所述第二ALD工藝步驟。