[發明專利]一種利用ALD制備鍺基MOS電容的方法

無效

• 申請號: 201110348900.1
• 申請日: 2011-11-08
• 公開（公告）號: CN102509734A
• 公開（公告）日: 2012-06-20
• 發明（設計）人: 盧紅亮;耿陽;孫清清;王鵬飛;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/94;H01L21/02
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于半導體技術領域，具體涉及一種利用ALD制作鍺基MOS電容的方法。

背景技術

自20世紀60年代以來，硅一直是現代電子工業中最重要的半導體材料，主要是由于它形成非常高質量的天然氧化物用于表面鈍化。經過40多年的持續小型化，經典體硅MOSFET的縮小正接近其許多基本極限，這就需要新材料和新的器件結構的創新。

高介電常數(k)材料可以對介質物理厚度的限制放寬k/3.9倍,其在硅基集成電路領域的研究已取得了不少的進展，Intel公司已將高k柵介質材料和金屬柵應用到了其45?nm節點的CPU制造技術當中，取得了優異的性能。但是其也面臨著一些問題，如氧化物與界面的質量比SiO₂差很多，由于庫倫散射、聲子散射等原因，導致溝道遷移率的下降等。

由于半導體鍺(Ge)的遷移率比硅大的多（電子遷移率約為兩倍，空穴遷移率約為4倍），可以緩和MOSFET漏極電流飽和問題，而且與傳統的硅基集成電路技術相兼容，所以鍺被認為是很有前景的溝道替換材料。?

最近，許多高k柵介質被應用到Ge基MOS上，例如氧化鋁、氧化鉿、氧化鋯等。他們在減小等效氧化層厚度(EOT)，減小柵泄漏電流，增加空穴遷移率等方面很有潛力。但是，空穴的遷移率并沒有比硅材料增加四倍，電子的遷移率也沒有顯著的提升，可能主要是因為柵介質和Ge半導體表面形成的界面不夠完美或者界面態密度太高造成的。

另外，發展與現代CMOS工藝相兼容的薄膜制備技術也是微電子研究的熱點。其中原子層淀積技術(Atomic?Layer?Deposition，ALD)是一種可對薄膜厚度進行單原子層級別或者說埃(?)級別控制的化學氣相淀積技術。ALD技術從上世紀70年代發展至今已取得很大進展，其已寫進了國際半導體技術路線圖(ITRS)，作為與微電子工藝兼容的候選技術在微電子領域顯示出廣闊的應用前景。

ALD技術之所以受到業界青睞，跟其所特有的生長原理和技術特點有關的。ALD淀積雖然是一種化學氣相淀積(CVD)技術，但與傳統的CVD技術相比，還是有很大差別的，ALD技術是基于順次進行的表面飽和化學自限制的生長過程，它將反應氣體交替脈沖式的通入到反應腔中。一個ALD反應循環包含4個步驟：(1)第一種反應前體以脈沖的方式進入反應腔并化學吸附在襯底表面；(2)待表面吸附飽和后，用惰性氣體將多余的反應前體吹洗出反應腔；(3)接著第二種反應前體以脈沖的方式進入反應腔，并與上一次化學吸附在表面上的前體發生反應；(4)待反應完全后再用惰性氣體將多余的反應前體及其副產物吹洗出反應腔。整個ALD生長過程由一個周期的多次循環重復實現。所有的ALD的本質特征就是表面反應達到飽和，使得生長自動停止，因此薄膜的厚度直接正比于表面反應已完成的次數，既反應循環數，這樣可以通過控制淀積的反應循環數，就可以實現對薄膜厚度的精確控制。另外由于其自限制的表面反應特性，可對高寬比很大的表面形成均勻的覆蓋。此外通過控制不同源脈沖循環的次數比例也可以控制薄膜中不同物質的含量。

發明內容

本發明的目的是提供一種能改善Ge基MOS電容電學性能的Ge基MOS電容及其制備方法。

本發明提出的Ge基MOS電容，由Ge基襯底(101)、快速熱氧化形成的GeO₂(103）、HfO₂柵介質層(104)和電極(105)構成。

本發明的Ge基MOS電容制備方法包括以下步驟：

1）對Ge基襯底進行清洗；

2）對清洗好的襯底進行快速熱氧化(RTO)，形成GeO_2?；

3）將經過快速熱氧化的襯底放入ALD腔，反應腔溫度為150-300^oC，順次通入Hf[N(C₂H₅)(CH₃)]₄和去離子水以完成一個ALD循環，生成HfO₂柵介質層；ALD循環次數由HfO₂柵介質層的厚度要求確定；

4）在HfO₂柵介質層上制作電極。

上述步驟1）的清洗過程為：先將Ge基襯底在乙醇中浸泡5-10?min，然后再在丙酮中超聲清洗5-10?min，然后再用乙醇超聲清洗5-10?min用以去除表面油污等雜質，用去離子水沖洗幾次后用1：50體積的氫氟酸和去離子水循環幾次超聲震蕩和漂洗以去除表面天然GeO_x，每步15-20?s，最后用高純氮吹干待用。