[發明專利]用于流送數據剖析的方法和布置

有效

• 申請號: 201110348813.6
• 申請日: 2011-09-27
• 公開（公告）號: CN102438010A
• 公開（公告）日: 2012-05-02
• 發明（設計）人: 凱·黑塞
• 申請（專利權）人: 英特爾移動通信技術德累斯頓有限公司
• 主分類號: H04L29/06
• 分類號: H04L29/06
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 周亞榮;安翔

技術領域

本發明涉及一種具有多個功能單元的電路布置，其中功能單元的每一個包括多個數據處理模塊和一個本地控制器，所述多個數據處理模塊運行共用系統時鐘，并與運行握手式流送數據傳輸協議的流送數據總線進行連接。本發明還涉及一種用于剖析(profiling)在這樣的電路布置中使用的流送數據的數據流的方法。

背景技術

在構建大型片上系統(SoC)諸如用于在移動通信應用中使用時，設計者將經由適當定義好的總線接口來組合若干IP模塊，IP模塊也被稱為IP(知識產權)核，這些IP模塊甚至可能來自不同的廠商。

復雜的SoC在與多個嵌入式控制器通信的同時，互相之間以及與其他硬件設備(例如，數據處理模塊)之間也在通信，這在優化系統性能時提出了挑戰，發現了瓶頸和更多的實時調試的問題。

握手式總線協議被認為是一種用于在SoC的一個組件中的數據處理模塊之間以及不同組件的數據處理模塊之間流送數據的簡單直接的手段。然而，基于握手式總線協議互連的系統可能仍表現出復雜和意外的行為。即使表面上數據已經處理，系統性可能仍然較差，因為模塊基于它們的處理速度和它們的互相依賴性而互相拖延。盡管所有模塊都按照它們各自的規范工作，系統甚至仍會陷入死鎖的局面。這些死鎖和不太致命的瓶頸尤其難以調試，因為由于資源限制(時間和測試方面)，通常無法通過模擬來抓住這些問題。

在圖1和圖2中說明了復雜的相互依賴性的一些例子。

參考圖1，列舉了SoC組件的一個數據處理模塊有時經由幾個中繼如何能夠影響另一數據處理模塊的幾種情況。在圖1中，流送協議結構用粗箭頭表示，控制路徑用細箭頭表示。圖1中的示例性組件包括六個數據處理模塊11A-11F和一個本地控制器12。數據處理模塊A以對齊方式向數據處理模塊B和C兩者提供數據。數據處理模塊C以對齊方式處理來自處理模塊A、E和F的數據。如從圖中將理解的，在模塊B中的延時(即，時延)可以拖延模塊A，因為A不能發送數據至B。模塊A中的延時可以拖延模塊E和F，因為模塊C以對齊方式處理來自A、E和F的數據。模塊B中的延時可以拖延模塊C，因為模塊A同時發送數據至B和C。在模塊A、B、D，然后返回至模塊A當中出現環依賴的情況下，甚至存在死鎖情況的可能性。因此，如果沿著該路線沒有足夠的FIFO容量，則在一個模塊中的延時將使整個環路終止，并且，由于之前提到的情況，組件的所有其他模塊也會如此。

上面所述的情況是否將發生首先取決于單獨模塊固有的處理和通信模式，并且其次取決于程序和組件控制器的啟動順序。

圖2舉例說明了組件間的依賴性，組件間的依賴性圖示了如上所述的類似的延時情況也可能在跨越組件邊界發生。圖2示出了由第一本地控制器22控制的第一SoC組件20，且第一SoC組件20包括兩個數據處理模塊21A和21B；以及由第二本地控制器32控制的第二SoC組件30，且第二SoC組件包括兩個數據處理模塊31C和31D。在圖2中，組件內流送數據路徑由虛線的粗箭頭表示，跨組件邊界的流送數據路徑由實線的粗箭頭表示，控制路徑由細箭頭表示。如從圖2中將理解的，例如，在D中的延時可以拖延C，因為A正在發送對齊數據至C和D。然而，因為包括了兩個獨立的組件控制器，所以這樣的瓶頸甚至更難檢測和避免。

已知有各種方法來應對一般的實時調試和剖析的問題。這些方法包括例如調試總線、測試嵌入式控制器運行的代碼、經由調試端口觀察內部狀態的裝置、可選地連接到外部邏輯分析儀。

然而，尤其是當涉及到系統提升的剖析時，這些已知的方法也會帶來相當大的弊端。當使用調試端口和/或外部邏輯分析儀時，問題出在引腳有限的SoC上，也會出在現場可編程門陣列(FPGA)原型上，因為通常沒有足夠多的引腳來適應這個任務。用內部跟蹤存儲器的問題在于，片上存儲器是一種稀缺和昂貴的資源，尤其是在ASIC上，并且將它僅用于剖析可能通常是不合理的。將功能性存儲區重分配給剖析是一個潛在的解決方案，但是，可能沒有足夠的內部可用存儲區，或者這種方法可能會干擾正常運作。

嵌入式控制器運行診斷代碼通常在代碼和數據存儲器中只需要占用很少的額外消耗。然而，它可能會產生誤導，因為運行的代碼改變了實際系統的定時/行為，所以獲得的剖析將價值不大甚至是錯誤的。

因而，在本領域中需要的是一種簡單且低消耗的方法，用來評估大型SoC上的組件內和組件間鏈路性能和通信模式。

發明內容